特許
J-GLOBAL ID:200903037585662026

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 岡▲崎▼ 信太郎 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-173199
公開番号(公開出願番号):特開2001-007242
出願日: 1999年06月18日
公開日(公表日): 2001年01月12日
要約:
【要約】【課題】 実装強度を高めることができる半導体装置及びその製造方法を提供すること。【解決手段】 半導体装置11は、実装用のスルーホール6A,6Bが設けられ、半導体チップ13が搭載される基板12を備えている。そして、前記スルーホールのうち実装補強用のスルーホール6Aの内周面が、前記基板の側面方向に露出して形成されている。
請求項(抜粋):
実装用のスルーホールが設けられ、半導体チップが搭載される基板を備えた半導体装置であって、前記スルーホールのうち実装補強用のスルーホールの内周面が、前記基板の側面方向に露出して形成されていることを特徴とする半導体装置。
IPC (2件):
H01L 23/12 ,  H05K 3/34 501
FI (2件):
H01L 23/12 L ,  H05K 3/34 501 D
Fターム (5件):
5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319AC15 ,  5E319AC20
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る