特許
J-GLOBAL ID:200903039663257969
半導体装置の配線構造及びその形成方法
発明者:
出願人/特許権者:
代理人 (1件):
山本 孝久
公報種別:公開公報
出願番号(国際出願番号):特願平7-245518
公開番号(公開出願番号):特開平9-069565
出願日: 1995年08月30日
公開日(公表日): 1997年03月11日
要約:
【要約】【課題】高いアスペクト比を有する凹部に確実に配線材料を埋め込むために下地層に特徴を有する、高圧リフロー法を適用した半導体装置の配線構造の形成方法を提供する。【解決手段】半導体装置の配線構造の形成方法は、(イ)基体10上に形成された絶縁層12に凹部13を形成する工程と、(ロ)凹部13内を含む絶縁層12上に、下地層14を成膜する工程と、(ハ)少なくとも絶縁層12の上方に、配線材料層15をスパッタ法にて成膜する工程と、(ニ)高圧下、該配線材料層15をリフローさせて、配線材料層を構成する配線材料で凹部14を埋め込む工程、から成り、基体10を400 ゚C以上、半導体装置を構成する材料の融点以下に加熱した状態で、下地層14をスパッタ法にて成膜する。
請求項(抜粋):
(イ)基体上に形成された絶縁層に凹部を形成する工程と、(ロ)凹部内を含む絶縁層上に、下地層を成膜する工程と、(ハ)少なくとも絶縁層の上方に、配線材料層をスパッタ法にて成膜する工程と、(ニ)高圧下、該配線材料層をリフローさせて、配線材料層を構成する配線材料で凹部を埋め込む工程、から成る半導体装置の配線構造の形成方法であって、基体を400 ゚C以上、半導体装置を構成する材料の融点以下に加熱した状態で、下地層をスパッタ法にて成膜することを特徴とする半導体装置の配線構造の形成方法。
IPC (2件):
H01L 21/768
, H01L 21/3205
FI (3件):
H01L 21/90 R
, H01L 21/88 N
, H01L 21/90 C
引用特許:
審査官引用 (6件)
-
物品の処理方法
公報種別:公開公報
出願番号:特願平4-136820
出願人:エレクトロテクリミティド
-
配線形成方法
公報種別:公開公報
出願番号:特願平6-116686
出願人:ソニー株式会社
-
半導体装置とその製造方法
公報種別:公開公報
出願番号:特願平4-328464
出願人:株式会社リコー
全件表示
前のページに戻る