特許
J-GLOBAL ID:200903040598009616

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-204408
公開番号(公開出願番号):特開平11-054611
出願日: 1997年07月30日
公開日(公表日): 1999年02月26日
要約:
【要約】【課題】Al膜の凝集を防止するために、Al膜の下地にTi膜を用いた場合におけるデュアルダマシン配線のEM耐性劣化および配線抵抗の増加を防止すること。【解決手段】Al膜19を2ステップAlリフローにより形成するに先立って、接続孔16および配線溝17の側面には、Al膜の凝集を防止するためにTi膜18は形成するが、接続孔16および配線溝17の底面には形成しない。これにより、Al膜19の成膜工程において、接続孔16の底面には、EM障壁層として働き、EM耐性劣化の原因となるAl3 Ti膜20は形成されず、また、配線溝17の底面には、第2Al配線19a〜19cの体積を減少させ、配線抵抗の増加の原因となるAl3 Ti膜20は形成されない。
請求項(抜粋):
被接続体を有する半導体基板上に形成され、接続孔および配線溝を有し、かつこの配線溝が前記接続孔を介して前記被接続体に繋がった絶縁膜と、前記接続孔および前記配線溝の内部に形成され、かつ前記接続孔および前記配線溝の内部を充填しない厚さの第1の導電膜と、前記接続孔および前記配線溝の内部に形成され、かつ前記第1の導電膜を介して前記接続孔および前記配線溝の内部を充填する厚さの第2の導電膜とを具備してなり、前記接続孔の側面には、前記第1の導電膜、前記第1の導電膜と前記第2の導電膜との反応膜、またはこれらの両方が存在し、前記接続孔の底面には、前記第1の導電膜および前記反応膜が存在せず、かつ前記配線溝の底面において、前記第1の導電膜の膜厚、または前記第1の導電膜と前記反応膜とからなる膜の膜厚が、前記配線溝の幅の5%未満であることを特徴とする半導体装置。
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る