特許
J-GLOBAL ID：200903040728434640
データ処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2003-115621
公開番号（公開出願番号）：特開2004-326151
出願日： 2003年04月21日
公開日（公表日）： 2004年11月18日
要約：
【課題】通信エラーが生じた場合でも同一のデータ処理を同期して行えるようにする。【解決手段】クロスリンク接続されたメモリブリッジ16,26と、I/Oブリッジ18,28とには、PCI-Expressインタフェースに従ってデータの送受信を行うためのインタフェース回路部が、それぞれ、備えられる。また、各インタフェース回路部には、通信エラー処理部が備えられる。メモリブリッジ16の通信エラー処理部は、I/Oブリッジ18から受信したデータにエラーが発生すると、受信したデータをキャンセルしてメモリブリッジ26に通信エラー信号を出力する。メモリブリッジ26は、この通信エラー信号が供給されてデータの受信を停止する。そして、メモリブリッジ16の通信エラー処理部は、I/Oブリッジ18にデータの再送信を要求する。【選択図】 図1
請求項（抜粋）：
同一のデータ送信元から同一のデータを受信する複数の受信インタフェース部を備え、前記複数の受信インタフェース部が受信したデータの処理を並列して行うデータ処理装置において、
前記各受信インタフェース部は、受信したデータにエラーが発生すると、データの受信を停止し、異なる受信インタフェース部に、前記データ送信元からのデータ受信を停止させる通信エラー信号を出力して、前記データ送信元にデータの再送を要求する通信エラー処理部を備えた、
ことを特徴とするデータ処理装置。
IPC (4件)：
G06F11/18
, G06F11/14
, G06F13/00
, G06F15/177
G06F11/18 310A
, G06F11/14 310F
, G06F13/00 301P
, G06F13/00 301Q
, G06F15/177 680B
5B027BB06
, 5B034AA01
, 5B045BB28
, 5B045BB42
, 5B045CC01
, 5B045JJ02
, 5B083AA05
, 5B083AA08
, 5B083BB03
, 5B083CC04
, 5B083CD06
, 5B083EE07
出願人引用 (8件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
