特許
J-GLOBAL ID：200903040902100366
半導体装置およびその実装体
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-249551
公開番号（公開出願番号）：特開平11-154728
出願日： 1998年09月03日
公開日（公表日）： 1999年06月08日
要約：
【要約】【課題】 インナバイアホールを用いた立体配線を有する多層配線板の両面に半導体素子を実装して形成される半導体装置に関し、チップ・オン・チップ構成を用いずに、汎用の半導体素子の積層構造を用いることにより、高速動作、小型化を可能とした半導体装置を提供する。【解決手段】 インナバイアホールを用いた立体配線を有する多層配線板の両面に、多層配線板を介して対向するように汎用の半導体素子を実装し、各半導体素子の電極端子間を多層配線板の立体配線により接続する。
請求項（抜粋）：
絶縁層と回路パターン層とが交互に積層され、各絶縁層を貫通して設けられた複数のインナバイアホールを介して該絶縁層の両面に設けられた該回路パターン層が電気的に接続された立体配線を備えた多層配線板と、少なくとも該多層配線の一面に実装された第1の半導体素子と、他面に実装された第2の半導体素子であって、各半導体素子の電極端子間が互いに上記立体配線により接続された半導体素子とを含むことを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
出願人引用 (7件)
全件表示
審査官引用 (2件)
前のページに戻る
