半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (3件)：山崎宏 , 前田厚司 , 仲倉幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2003-416622
公開番号（公開出願番号）：特開2005-175378
出願日： 2003年12月15日
公開日（公表日）： 2005年06月30日
要約：

【課題】寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制できる半導体装置およびその製造方法を提供する。【解決手段】P型シリコン基板1上にゲート絶縁膜3を介して形成されたゲート電極4下のチャネル領域とソース領域9,ドレイン領域10に挟まれた領域上に、固定電荷となる不純物(セシウム)を含む酸化シリコン膜5を備える。上記酸化シリコン膜5の固定電荷を含む領域7,7は正の固定電荷となり、固定電荷を含む領域7,7直下に反転層が形成されて、極めて浅いソース・ドレインエクステンションとして機能する。【選択図】図1

請求項（抜粋）：

P型若しくはイントリンシックの半導体基板と、上記半導体基板の一主面上に第1の絶縁膜を介して形成されたゲート電極と、上記半導体基板の一主面側の上記ゲート電極に覆われていない領域に設けられたN型のソース領域およびドレイン領域と、上記ゲート電極下のチャネル領域と上記ソース領域およびドレイン領域とに挟まれた領域上に、固定電荷となる不純物としてセシウム,バリウムおよびルビジウムのうちの少なくとも1つを含む第2の絶縁膜を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L29/78 , H01L21/283 , H01L29/423 , H01L29/49

FI (4件)：

H01L29/78 301G , H01L21/283 C , H01L29/78 301S , H01L29/58 G

Fターム (53件)：

4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104BB21 , 4M104CC05 , 4M104DD04 , 4M104EE03 , 4M104EE09 , 4M104EE16 , 4M104EE17 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F140AA01 , 5F140AA12 , 5F140AA13 , 5F140AA18 , 5F140AA21 , 5F140AA24 , 5F140AA39 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BD07 , 5F140BD11 , 5F140BD12 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF05 , 5F140BF08 , 5F140BG07 , 5F140BG08 , 5F140BG09 , 5F140BG10 , 5F140BG11 , 5F140BG12 , 5F140BG14 , 5F140BG20 , 5F140BG37 , 5F140BG48 , 5F140BG50 , 5F140BG51 , 5F140BG52 , 5F140BG53 , 5F140BH14 , 5F140BH18 , 5F140BK02 , 5F140BK13 , 5F140BK21 , 5F140CB04 , 5F140CE18

引用特許：

審査官引用 (12件)

特開平1-093171
特開平2-072634
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平3-256857 出願人：株式会社東芝

全件表示

前のページに戻る