特許
J-GLOBAL ID：200903042194233922

半導体装置及びその製造方法

発明者：
高野 加津雄

高野 加津雄 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温
公報種別：公開公報
出願番号（国際出願番号）：特願2008-273259
公開番号（公開出願番号）：特開2009-044182
出願日： 2008年10月23日
公開日（公表日）： 2009年02月26日
要約：
【課題】強誘電体キャパシタをその下層に含まれる水素から保護する。【解決手段】層間絶縁膜8上に第1の水素バリア膜10及び中間層11を形成する。中間層11上に強誘電体キャパシタ13を形成し、強誘電体キャパシタ13の上面及び側面、ならびに中間層11上を含む全面上に、第2の水素バリア膜14を形成する。次いで第2の水素バリア膜14及び中間層11を、少なくとも強誘電体キャパシタ13の上面及び側面に位置する部分を残して除去する。次いで第2の水素バリア膜14上、第2の水素バリア膜14及び中間層11それぞれの側面上、ならびに第1の水素バリア膜10上に第3の水素バリア膜15を形成する。【選択図】 図2
請求項（抜粋）：
絶縁膜上に第1の水素バリア膜を形成する工程と、 前記第1の水素バリア膜上に、該第1の水素バリア膜より内部応力が低い膜からなる中間層を形成する工程と、 前記第1の水素バリア膜及び前記中間層に接続孔を形成する工程と、 前記接続孔中に導電体を埋め込む工程と、 前記中間層上かつ前記導電体上に、下部電極、強誘電体膜及び上部電極を積層した強誘電体キャパシタを形成する工程と、 前記強誘電体キャパシタの上面及び側面、ならびに前記中間層上を含む全面上に、第2の水素バリア膜を形成する工程と、 前記第2の水素バリア膜及び前記中間層を、少なくとも前記強誘電体キャパシタの上面及び側面に位置する部分を残して除去する工程と、 前記第2の水素バリア膜上、該第2の水素バリア膜及び前記中間層それぞれの側面上、ならびに前記第1の水素バリア膜上に、第3の水素バリア膜を形成する工程と を具備する半導体装置の製造方法。
IPC (2件)：
H01L 21/824 ,  H01L 27/105
FI (1件)：
H01L27/10 444B
Fターム (22件)：
5F083FR02 ,  5F083GA21 ,  5F083GA25 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083JA60 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA18 ,  5F083MA19 ,  5F083PR21 ,  5F083PR22 ,  5F083PR39 ,  5F083PR40
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM