特許
J-GLOBAL ID：200903042416838640

フリップチップ型半導体素子及びその製造方法

発明者：
坂本 貴彦

坂本 貴彦 について

, 
楠瀬 健

楠瀬 健 について


出願人/特許権者：
日亜化学工業株式会社

日亜化学工業株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2002-078303
公開番号（公開出願番号）：特開2003-282957
出願日： 2002年03月20日
公開日（公表日）： 2003年10月03日
要約：
【要約】【課題】 正負の電極間の短絡を極めて効果的に防止することができるフリップチップ型半導体素子及びその製造方法を提供すること。【解決手段】 基板1、n型半導体層(第1の半導体)2、p型半導体層(第2の半導体)3の順に積層され、n型半導体層2に設けられたn型電極4に導電体6を設け、p型半導体層3に設けられたp型電極5に導電体7を設け、n型電極4及びp型電極5の上部を絶縁保護膜8bが覆っており、導電体6の接続部6c及び導電体7の接続部7cは、対応する導電体6の上部9及び導電体7の上部10とは異なる位置に前記接続部6及び接続部7が形成されているフリップチップ型半導体素子。
請求項（抜粋）：
第1の電極が設けられた第1の半導体と、前記第1の半導体に形成され前記第1の半導体とは異なる導電型を有する第2の電極が設けられた第2の半導体と、前記第1の電極及び前記第2の電極のうち少なくともいずれか一方に電気的に接続された導電体と、前記第1及び第2の半導体の少なくとも一部を覆うように設けられた絶縁保護膜と、を少なくとも構成中に含有するフリップチップ型半導体素子であって、前記導電体が接続されている前記電極の上部は、前記絶縁保護膜で覆われており、前記導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記導電体が接続されている前記電極の半導体に対して、前記導電体が接続されている前記電極の上部とは異なる位置に前記接続部が形成されていることを特徴とするフリップチップ型半導体素子。
IPC (2件)：
H01L 33/00 ,  H01L 21/28 301
FI (2件)：
H01L 33/00 N ,  H01L 21/28 301 B
Fターム (18件)：
4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104BB18 ,  4M104CC01 ,  4M104GG04 ,  5F041AA25 ,  5F041CA13 ,  5F041CA34 ,  5F041CA46 ,  5F041CA65 ,  5F041CA74 ,  5F041DA02 ,  5F041DA09 ,  5F041DA12 ,  5F041EE25 ,  5F041FF01 ,  5F041FF11
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM