特許
J-GLOBAL ID：200903042588219097

分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置

発明者：
向 俊男

向 俊男 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 石田 耕治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-319952
公開番号（公開出願番号）：特開2006-134968
出願日： 2004年11月02日
公開日（公表日）： 2006年05月25日
要約：
【課題】半導体回路パターンが形成された半導体回路基板領域ごとに半導体回路基板母材を分割する工程において、分割時の応力よるバリや欠けなどによる歩留りを解消する方法を提供する。【課題手段】複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ライン3の近傍に、分割位置を認識するための分割位置認識マーク1を形成する分割位置認識マークの形成方法であって、前記分割位置認識マーク1を、該分割位置認識マーク1において前記分割ライン3に最も近接する部位が、一点(あるいは、120μm以下の線)となるような形状に形成する。【選択図】図4
請求項（抜粋）：
複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、 前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする分割位置認識マークの形成方法。
IPC (5件)：
H01L 21/301 ,  G02F 1/13 ,  G02F 1/136 ,  H05K 1/02 ,  H05K 3/00
FI (7件)：
H01L21/78 C ,  G02F1/13 101 ,  G02F1/1362 ,  H05K1/02 G ,  H05K1/02 R ,  H05K3/00 P ,  H05K3/00 X
Fターム (23件)：
2H088FA06 ,  2H088FA11 ,  2H088FA26 ,  2H088FA30 ,  2H088HA01 ,  2H088HA08 ,  2H088KA01 ,  2H088MA20 ,  2H092JA24 ,  2H092MA12 ,  2H092NA11 ,  2H092NA29 ,  2H092PA01 ,  5E338AA18 ,  5E338BB31 ,  5E338BB47 ,  5E338CC09 ,  5E338CD11 ,  5E338DD12 ,  5E338DD32 ,  5E338EE28 ,  5E338EE33 ,  5E338EE41
引用特許：
出願人引用 (3件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM