特許
J-GLOBAL ID：200903042959728186

半導体メモリ装置とその読出及び書込方法

発明者：
慶 桂顯

慶 桂顯 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-240762
公開番号（公開出願番号）：特開平9-106671
出願日： 1996年09月11日
公開日（公表日）： 1997年04月22日
要約：
【要約】【課題】 より高速にデータを通信可能な同期式の半導体メモリを提供する。【解決手段】 RASやCAS等の制御信号の通信は従来の同期メモリ同様にメモリとコントローラとに共通のシステムクロックに同期させて遂行する一方、データ信号DATAの通信は、メモリとコントローラのうちのデータを送信する方からデータ信号と共にデータ同期の源同期信号IO CLKを送信し、受信側でこの源同期信号に同期させて受信データ信号を内部に取り込む方式により遂行するようにした。この方式で通信を行えば、メモリ内でメモリのデータ配線数のN倍のデータを一つのクロック周期の間にアクセスできるようにメモリを構成し、データ信号交換のための源同期信号の周波数をシステムクロックのN倍にすることにより、システムクロック周波数以上の速度でのデータ交換が行われるようになる。
請求項（抜粋）：
多数のビットラインと、この多数のビットラインに交差する多数のワードラインと、これらビットライン及びワードラインの交差点に位置した多数のメモリセルと、からなるメモリセルアレイを有する半導体メモリ装置において、ローアドレスエネーブル信号が第1状態にあり且つカラムアドレスエネーブル信号が第2状態にある間に供給されたローアドレス、及び、前記カラムアドレスエネーブル信号が第1状態にあり且つ前記ローアドレスエネーブル信号が第2状態にある間に供給されたカラムアドレスを入力するためのアドレス入力手段と、該アドレス入力手段からローアドレスを受けて対応するワードラインをエネーブルさせるローデコーダと、該エネーブルしたワードラインに接続するメモリセルにより生じたビットラインの信号を増幅する多数のセンスアンプと、前記アドレス入力手段からカラムアドレスを受けて前記メモリセルによる信号の生じたビットラインを共通のデータラインと接続させるカラムデコーダと、前記データラインと外部とを接続してメモリセルアレイと外部とのデータの入力及び出力を遂行する源同期通信手段と、を備えることを特徴とする半導体メモリ装置。
IPC (3件)：
G11C 11/401 ,  G11C 11/409 ,  G11C 11/407
FI (3件)：
G11C 11/34 362 C ,  G11C 11/34 354 A ,  G11C 11/34 354 C
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM