特許
J-GLOBAL ID:200903043368132132
集積回路およびその形成方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
奥山 尚一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-232063
公開番号(公開出願番号):特開2003-110095
出願日: 2002年08月08日
公開日(公表日): 2003年04月11日
要約:
【要約】【課題】 埋め込み型強誘電体メモリセルの製造効率を向上する。【解決手段】 埋め込み型強誘電体メモリセル(10,11)からなる集積回路構造とその形成方法であって、集積回路構造は、トランジスタレベル(14)と、強誘電体デバイスレベル(16)と、第一の金属レベル(18)と、レベル間誘電体レベル(20)と、第二の金属レベル(22)と、を具備している。
請求項(抜粋):
基板上に設けられた1つ以上の半導体デバイスと、その上に設けられ、1つ以上の貫通する接触バイアを有するトランジスタ絶縁層とを含むトランジスタレベルと、前記トランジスタ絶縁層上に配置された1つ以上の強誘電体キャパシタと、その上に設けられ、対応位置に設けられた前記接触バイアよりも大きい水平方向の寸法を持つ1つ以上の貫通するバイアを有する強誘電体絶縁層とを含む強誘電体デバイスレベルと、前記強誘電体デバイスレベル上に設けられた第一の金属レベルと、前記第一の金属レベル上に設けられたレベル間誘電体レベルと、前記レベル間誘電体レベル上に設けられた第二の金属レベルと、を具備してなる集積回路。
IPC (3件):
H01L 27/105
, H01L 21/768
, H01L 27/10 481
FI (3件):
H01L 27/10 481
, H01L 27/10 444 B
, H01L 21/90 A
Fターム (95件):
5F033HH04
, 5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH25
, 5F033HH27
, 5F033HH28
, 5F033HH30
, 5F033HH32
, 5F033HH35
, 5F033JJ08
, 5F033JJ09
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ20
, 5F033JJ25
, 5F033JJ27
, 5F033JJ30
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033MM05
, 5F033MM07
, 5F033MM08
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN09
, 5F033NN11
, 5F033PP06
, 5F033PP12
, 5F033PP16
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ25
, 5F033QQ27
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR03
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR09
, 5F033RR11
, 5F033RR14
, 5F033RR15
, 5F033RR23
, 5F033RR25
, 5F033RR29
, 5F033SS04
, 5F033VV06
, 5F033VV10
, 5F033VV16
, 5F033XX01
, 5F033XX15
, 5F033XX24
, 5F083FR02
, 5F083GA25
, 5F083JA05
, 5F083JA14
, 5F083JA15
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083JA53
, 5F083JA56
, 5F083JA57
, 5F083KA20
, 5F083MA01
, 5F083MA04
, 5F083MA06
, 5F083MA16
, 5F083MA17
, 5F083MA18
, 5F083MA19
, 5F083PR07
, 5F083PR28
, 5F083PR33
, 5F083PR34
, 5F083PR42
, 5F083PR52
引用特許:
前のページに戻る