特許
J-GLOBAL ID：200903044277986933
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2004-011666
公開番号（公開出願番号）：特開2005-209689
出願日： 2004年01月20日
公開日（公表日）： 2005年08月04日
要約：
【課題】 パッケージに半導体素子(チップ)を実装するに際し小型化を図ると共に、配線の自由度を高め、必要に応じてチップの3次元的な配置構成及び相互間の接続を簡便に行えるようにし、高機能化に寄与することができる「半導体装置及びその製造方法」を提供すること。【解決手段】 半導体装置10において、パッケージ20に埋設されたチップ30の周囲にビアホールVH1が形成され、該ビアホールに充填された導体22の一端はパッド部23を介して外部に露出し、また、導体22の他端に接続されて配線層24が形成され、該配線層の導体22に対応する部分(パッド部)24Pは保護膜25から露出し、あるいはパッド部24P上に外部接続端子26が接合されている。チップ30の電極端子は配線層24に接続され、その反対側の面は外部に露出している。【選択図】 図1
請求項（抜粋）：
配線基板と、該配線基板内に埋設された少なくとも1個の半導体素子とを備え、
前記配線基板は、絶縁性基材を有し、前記半導体素子の周囲の領域において前記絶縁性基材を厚さ方向に貫通して形成されたビアホールに充填された導体の一端は、導電性材料からなる第1のパッド部を介して前記絶縁性基材の一方の面側に露出しており、さらに前記絶縁性基材の他方の面に前記導体の他端に接続されて所要のパターン形状に配線層が形成され、該配線層の前記導体に対応する部分に画定される第2のパッド部を露出させて前記配線層及び絶縁性基材を覆う保護膜が形成されており、
前記半導体素子の少なくとも一部の電極端子は前記配線層の第2のパッド部に電気的に接続され、該電極端子が形成されている側と反対側の面は前記絶縁性基材の一方の面側に露出していることを特徴とする半導体装置。
IPC (3件)：
H01L25/10
, H01L25/11
, H01L25/18
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
