特許
J-GLOBAL ID：200903079076680168

半導体装置及びその製造方法

発明者：
赤川 雅俊

赤川 雅俊 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2000-021913
公開番号（公開出願番号）：特開2001-217337
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
要約：
【要約】【課題】 半導体装置において、パッケージに半導体素子を実装するに際しコンパクトに構成可能とし、また必要に応じて半導体素子の3次元的な配置構成及び相互間の接続を簡便に行えるようにし、高機能化を図ることを目的とする。【解決手段】 厚さが50μm程度の薄い半導体チップ40をパッケージ20内に埋設して実装し、パッケージ20の両面に外部接続端子32を設け、或いは、外部接続端子が接続されるべき配線パターン29の端子形成部分をソルダレジスト層31から露出させ、多層的に積み重ねることができるように構成する。
請求項（抜粋）：
配線パターンが形成された導体層が絶縁層を挟んで両面に形成されると共に、外部接続端子が接続されるべき前記配線パターンの端子形成部分が露出するように配線パターン及び前記絶縁層を覆う保護膜が形成された配線基板と、該配線基板内に埋設され実装された少なくとも1個の半導体素子とを備え、該半導体素子の電極端子が、前記配線基板の一方の面側の導体層に形成された配線パターンの端子形成部分に電気的に接続されていると共に、前記配線基板の他方の面側の導体層に形成された配線パターンの端子形成部分に電気的に接続されていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/12 ,  H05K 1/18 ,  H05K 3/46
FI (5件)：
H05K 1/18 R ,  H05K 3/46 Q ,  H01L 23/12 L ,  H01L 23/12 K ,  H01L 23/12 N
Fターム (13件)：
5E336AA08 ,  5E336BB02 ,  5E336BC12 ,  5E336CC32 ,  5E336CC58 ,  5E346AA32 ,  5E346AA42 ,  5E346AA43 ,  5E346FF24 ,  5E346FF45 ,  5E346GG15 ,  5E346HH07 ,  5E346HH31
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM