特許
J-GLOBAL ID:200903044975728024
画像処理を並列処理で実行する際の負荷の割り付け
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人明成国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2004-245078
公開番号(公開出願番号):特開2006-065459
出願日: 2004年08月25日
公開日(公表日): 2006年03月09日
要約:
【課題】 画像処理を並列処理で実行する際に、処理を効率的に実行する技術を提供する。【解決手段】 N個(Nは3以上の整数)の単位処理を含む処理集合を繰り返し実行する画像処理において、単位処理を実行するためのM個(Mは2以上でN未満の整数)の処理部で単位処理を実行させる。単位処理は、第1の処理方法を用いて処理を行う第1種の単位処理と、第1の処理方法とは異なる第2の処理方法を用いて処理を行う第2種の単位処理と、を含む。そして、処理集合を実行する際には、第1種と第2種の単位処理を少なくとも一つずつ含むM個の単位処理を、M個の処理部に最初に実行させる。【選択図】 図6
請求項(抜粋):
N個(Nは3以上の整数)の単位処理を含む処理集合を繰り返し実行する画像処理において、前記単位処理を実行するためのM個(Mは2以上でN未満の整数)の処理部で前記単位処理を実行させる方法であって、
前記処理集合は、
第1の処理方法を用いて処理を行う第1種の単位処理と、
前記第1の処理方法とは異なる第2の処理方法を用いて前記処理を行う第2種の単位処理と、を含み、
前記方法は、
前記第1種と第2種の単位処理を少なくとも一つずつ含むM個の単位処理を、M個の前記処理部に最初に実行させる方法。
IPC (3件):
G06T 1/20
, G06T 5/00
, H04N 1/405
FI (4件):
G06T1/20 B
, G06T5/00 200A
, H04N1/40 B
, H04N1/40 C
Fターム (14件):
5B057AA20
, 5B057CA08
, 5B057CA12
, 5B057CB07
, 5B057CB12
, 5B057CE13
, 5B057CH04
, 5B057CH18
, 5C077LL18
, 5C077NN08
, 5C077NN11
, 5C077PQ08
, 5C077PQ12
, 5C077TT02
引用特許:
出願人引用 (1件)
審査官引用 (17件)
全件表示
引用文献:
審査官引用 (1件)
-
“ハイパー・スレッディング・テクノロジのアーキテクチャとマイクロアーキテクチャ”
前のページに戻る