特許
J-GLOBAL ID：200903045506835967
強誘電体メモリの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山田 義人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-105014
公開番号（公開出願番号）：特開平11-297946
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【構成】 シリコン基板上に形成された第1絶縁膜12の上面に下部電極膜14a,前駆体膜16aおよび上部電極膜18aを積層し、上部電極膜18aをドライエッチングして上部電極18を形成した後、前駆体膜16aを加熱処理してペロブスカイト結晶化する。その後、前駆体膜16aおよび下部電極膜14aをドライエッチングして強誘電体および下部電極を形成し、強誘電体を加熱処理して再度ペロブスカイト結晶化する。【効果】 ペロブスカイト結晶化された前駆体膜16aがエッチング工程においてプラズマ雰囲気中にさらされる時間を短縮でき、強誘電特性が劣化するのを防止できる。
請求項（抜粋）：
基板上に下部電極,強誘電体および上部電極を形成する、強誘電体メモリの製造方法において、前記基板上に前記下部電極を構成する下部電極膜を形成し、前記下部電極膜上に前記強誘電体を構成する金属を含む前駆体膜を形成し、前記前駆体膜上に前記上部電極を構成する上部電極膜を形成し、少なくとも前記上部電極膜をドライエッチングして前記上部電極を形成した後に、前記前駆体膜を加熱処理してぺロブスカイト結晶化することを特徴とする、強誘電体メモリの製造方法。
IPC (6件)：
H01L 27/10 451
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 451
, H01L 27/10 651
, H01L 29/78 371
