特許
J-GLOBAL ID：200903045638795808
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願平10-263253
公開番号（公開出願番号）：特開2000-101037
出願日： 1998年09月17日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 微細かつ高集積化した記憶用半導体装置のキャパシタ容量を増大のため容量蓄積電極の表面積を拡大する。【解決手段】 半導体装置に形成される容量蓄積電極25の予備層として不純物濃度、あるいは材料の異なる膜を2層以上に積層する。予備層の所定領域を選択的に除去した開口を設けエッチング処理する。予備層のエッチングレートの違いから開口の側壁面にじゃばら形状が形成される。開口の側壁面に導電膜を被着させて容量蓄積電極25を形成後、予備層を除去する。さらに、容量蓄積電極25に容量誘電体膜26と容量対向電極27を形成する。高温熱処理を行うことなく、円筒型の容量蓄積電極25表面をじゃばら形状とすることができ表面積を拡大して、キャパシタ容量を増大することができる。
請求項（抜粋）：
半導体基板上に、電荷蓄積用電極と、該電荷蓄積用電極の対向電極と、前記電荷蓄積用電極と前記対向電極との間に設けられた誘電膜とで構成されるキャパシタを有し、前記電荷蓄積用電極の表面はじゃばら形状となっていることを特徴とする半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD29
, 5F083AD48
, 5F083AD49
, 5F083AD63
, 5F083FR02
, 5F083GA10
, 5F083JA03
, 5F083JA04
, 5F083JA35
, 5F083JA38
, 5F083JA53
, 5F083PR05
, 5F083PR39
, 5F083PR40
