特許
J-GLOBAL ID：200903045643994029
半導体装置の製造方法及び研磨工具
発明者：
,
出願人/特許権者：
代理人 (4件)：
渡邉 勇
, 堀田 信太郎
, 小杉 良二
, 森 友宏
公報種別：公開公報
出願番号（国際出願番号）：特願2002-337188
公開番号（公開出願番号）：特開2004-172417
出願日： 2002年11月20日
公開日（公表日）： 2004年06月17日
要約：
【課題】半導体基板のトランジスタを形成する素子形成領域にスクラッチやダメージを発生させない半導体装置の製造方法及び研磨方法を提供する。【解決手段】半導体基板1に素子分離領域となる浅溝部20を形成する際に、素子形成領域をあらかじめ薄膜の保護膜10で保護する工程において、保護膜10は窒化膜(Si3N4)よりも硬い材料からなる。その他に、TiAlN、TiC、TiCN、DLC(ダイヤモンドライクカーボン)、BNなども有効である。【選択図】 図1
請求項（抜粋）：
半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ薄膜の保護膜で保護する工程において、該保護膜は窒化膜(Si3N4)よりも硬い材料からなることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/304
, B24B37/04
, H01L21/76
H01L21/304 622X
, B24B37/04 D
, H01L21/76 L
3C058AA07
, 3C058AA09
, 3C058BA02
, 3C058BA07
, 3C058BC01
, 3C058CB02
, 3C058DA02
, 3C058DA12
, 3C058DA13
, 5F032AA35
, 5F032AA44
, 5F032AA77
, 5F032DA02
, 5F032DA23
, 5F032DA33
