特許
J-GLOBAL ID：200903045799802707
ワンタイムプログラマブルヒューズ/アンチヒューズの組み合わせを用いたメモリセル
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-273091
公開番号（公開出願番号）：特開2003-115574
出願日： 2002年09月19日
公開日（公表日）： 2003年04月18日
要約：
【要約】【課題】 高密度、低コストのOTPメモリを提供すること。【解決手段】 互いに直列のヒュース ゙(130,330)及びアンチヒュース ゙(180,380)を含むワンタイムフ ゚ロク ゙ラマフ ゙ルメモリセル(100,300)。該メモリセルは、2つの状態、すなわち初期状態及び書込(フ ゚ロク ゙ラムされた)状態を有する。初期状態では、セルの抵抗値が有限となり、典型的にはアンチヒュース ゙の比較的高い抵抗値により支配される。書込状態では、抵抗値はヒュース ゙が溶断する結果として開回路となることにより無限となる。セルは、該セルの両端に臨界電圧を印加し臨界電流を生成してヒュース ゙を開回路とすることでフ ゚ロク ゙ラムすることが可能である。臨界電圧が印加されると、アンチヒュース ゙(180,380)が溶断され、次いで高電流ハ ゚ルスがヒュース ゙に加えられる。メモリセルの両端に読出電圧を印加することにより状態が検出される。メモリがフ ゚ロク ゙ラムされていない場合には、測定可能な量の電流が流れる。メモリがフ ゚ロク ゙ラムされていない場合には電流は全く流れない。
請求項（抜粋）：
メモリセル(100,300)であって、第1の方向に延びる上部導体(160,360)と、第2の方向に延びる底部導体(110,310)であって、前記上部導体(160,360)と該底部導体(110,310)との間に重複領域(115,315)を画定し、及び前記上部導体(160,360)との電気的接続を有する、底部導体(110,310)と、前記上部導体(160,360)及び前記底部導体(110,310)との電気的接続を有する、前記重複領域(115,315)内に形成されたヒューズ(130,330)と、該ヒューズ(130,330)と電気的に直列に形成されたアンチヒューズ(180,380)とを含む、メモリセルメモリセル(100,300)。
Fターム (9件)：
5F083CR12
, 5F083CR14
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA56
, 5F083PR09
, 5F083PR40
