デュアル・ダマシン処理中に下層の配線層を保護する方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2001-506606
公開番号（公開出願番号）：特表2003-528442
出願日： 2000年06月05日
公開日（公表日）： 2003年09月24日
要約：

【要約】概して光反応に対して非感受性の物理的性質を含む犠牲材料(160)を、誘電性材料(130)を通って導電性材料(110)の上にあるマスク材料(120)に至るビア(150)内に形成することを含む相互接続の形成方法である。この方法はまた、ビア(150)の上の誘電性材料中にトレンチ(180)を形成し、ビアから犠牲材料(160)を除去することを含む。

請求項（抜粋）：

光反応に対して非感受性の化学的性質を含む犠牲材料を、誘電性材料を通して導電性材料の上のマスク材料に至るビア内に形成することと、ビアの上にある誘電性材料中にトレンチを形成することと、ビアから犠牲材料を除去することとを含む方法。

IPC (2件)：

H01L 21/768 , H01L 21/3205

FI (2件)：

H01L 21/90 A , H01L 21/88 M

Fターム (21件)：

5F033HH11 , 5F033JJ11 , 5F033KK11 , 5F033MM01 , 5F033MM02 , 5F033QQ09 , 5F033QQ15 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033QQ74 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR21 , 5F033SS04 , 5F033SS11 , 5F033SS15 , 5F033XX01 , 5F033XX09 , 5F033XX10

引用特許：

審査官引用 (6件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-326678 出願人：日本電気株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-142044 出願人：株式会社東芝
半導体集積回路装置の製造方法
公報種別：公開公報出願番号：特願平9-020266 出願人：株式会社日立製作所

全件表示

前のページに戻る