特許
J-GLOBAL ID：200903046048203804

半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール

発明者：
倉島 羊平

倉島 羊平 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-094093
公開番号（公開出願番号）：特開2000-286304
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：
【要約】【課題】 本発明は、半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュールに関する。特に、ベアチップのフリップチップ実装に関する。【解決手段】 半導体素子(100)側のパッド部に貫通穴部(103)を設け、前記穴部に基板側の突起電極(202)を挿入させる。挿入により接続エネルギーを低くして接続を行う。また、貫通穴方向へのバンプ材料の逃げを設け接続を行うことと、貫通穴により接続状態を評価することを行う。
請求項（抜粋）：
半導体素子(100)の電極部(101)面に絶縁化層(102)を配置する第1の工程と、前記絶縁化層(102)と前記電極部(101)と半導体素子(100)とを貫通する貫通穴(103)を形成する第2の工程と、前記貫通穴(103)の内壁部(104)を含む範囲に絶縁処理を施す絶縁処理層(105)を形成する第3の工程と、前記電極部の絶縁層(102)を除去する第4の工程とを、この順序で行うことを特徴とする半導体素子の製造方法。
IPC (2件)：
H01L 21/60 311 ,  H01L 21/46
FI (2件)：
H01L 21/60 311 S ,  H01L 21/46
Fターム (13件)：
5F044KK02 ,  5F044KK17 ,  5F044KK18 ,  5F044KK19 ,  5F044KK25 ,  5F044LL15 ,  5F044QQ02 ,  5F044QQ03 ,  5F044QQ04 ,  5F044RR19 ,  5F046JA27 ,  5F046MA01 ,  5F046MA12
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM