モノスゲート構造を有する不揮発性メモリ素子及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-070792
公開番号（公開出願番号）：特開2002-324860
出願日： 2002年03月14日
公開日（公表日）： 2002年11月08日
要約：

【要約】【課題】モノス(MONOS)ゲート構造を有する不揮発性メモリ素子及びその製造方法を提供する。【解決手段】半導体基板全面に順次にスタックされたトンネル酸化膜、シリコン窒化膜及び上部酸化膜からなったセルゲート絶縁膜を形成する。セルゲート絶縁膜をパターニングしてセルアレイ領域の第1領域上にセルゲート絶縁膜を残して、セルアレイ領域の第2領域及び周辺回路領域を露出させる。セルアレイ領域の第2領域及び周辺回路領域上に選択的に高電圧ゲート絶縁膜、即ち、第1ゲート酸化膜を形成する。高電圧ゲート絶縁膜をパターニングして周辺回路領域の一部分及びセルアレイ領域の第2領域を露出させる。セルアレイ領域の第2領域及び周辺回路領域の一部分上に選択的に第1ゲート酸化膜より薄い低電圧ゲート絶縁膜、即ち第2ゲート酸化膜を形成する。

請求項（抜粋）：

セルアレイ領域及び周辺回路領域を有する不揮発性メモリ素子において、前記セルアレイ領域のうちの半導体基板の上に順次にスタックされた選択ゲート絶縁膜及び選択ゲート電極で構成された選択ゲートパターン有する選択トランジスタと、前記セルアレイ領域のうちの半導体基板の上に順次にスタックされたセルゲート絶縁膜及びセルゲート電極で構成されたセルゲートパターンを有し、前記セルゲート絶縁膜は、順次にスタックされたトンネル酸化膜、シリコン窒化膜及び上部酸化膜で構成されたセルトランジスタと、前記周辺回路領域のうちの半導体基板の上に順次にスタックされた高電圧ゲート絶縁膜及び高電圧ゲート電極で構成された高電圧ゲートパターンを有し、前記高電圧ゲート絶縁膜は、第1ゲート酸化膜で形成された高電圧モストランジスタと、前記周辺回路領域のうちの半導体基板の上に順次にスタックされた低電圧ゲート絶縁膜及び低電圧ゲート電極で構成された低電極ゲートパターンを有する低電圧モストランジスタとを含み、前記低電圧ゲート絶縁膜は、前記第1ゲート酸化膜より薄い第2ゲート酸化膜で形成され、前記第2ゲート酸化膜は、前記セルゲート絶縁膜の等価酸化膜厚さより薄いことを特徴とする不揮発性メモリ素子。

IPC (5件)：

H01L 21/8247 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 481 , H01L 29/78 371 , H01L 27/10 434

Fターム (31件)：

5F083EP18 , 5F083EP22 , 5F083EP32 , 5F083EP43 , 5F083EP44 , 5F083EP48 , 5F083EP49 , 5F083EP76 , 5F083JA04 , 5F083PR36 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR46 , 5F083PR53 , 5F083PR54 , 5F083PR55 , 5F083PR56 , 5F083ZA04 , 5F083ZA06 , 5F083ZA07 , 5F083ZA08 , 5F101BA45 , 5F101BB02 , 5F101BD02 , 5F101BD22 , 5F101BD27 , 5F101BD35 , 5F101BD36 , 5F101BH09 , 5F101BH21

引用特許：

審査官引用 (11件)

不揮発性の電気的書き換えが可能な半導体メモリ素子
公報種別：公開公報出願番号：特願平11-235199 出願人：ソニー株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平3-264909 出願人：株式会社東芝
不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平7-134817 出願人：株式会社東芝

全件表示

前のページに戻る