特許
J-GLOBAL ID:200903046532261690

半導体装置及び半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-348044
公開番号(公開出願番号):特開2000-174270
出願日: 1998年12月08日
公開日(公表日): 2000年06月23日
要約:
【要約】【課題】 不純物拡散層の寄生抵抗の増大を抑制しつつ不純物拡散層の深さを浅くする。【解決手段】 P型の半導体基板600の上に、ゲート酸化膜601及びゲート電極602を順次形成し、その後、半導体基板600の上に全面に亘って酸化膜603を形成する。ゲート電極602の両側面にサイドウォール604を形成した後、ゲート電極602及びサイドウォール604をマスクとしてN型の不純物をイオン注入し、その後、熱処理を行なうことによりN型の第1の不純物拡散層605を形成する。半導体基板600の上に露出する酸化膜603を除去した後、ゲート電極602及び第1の不純物拡散層605の表面部にシリサイド膜607を形成し、その後、サイドウォール604を除去する。ゲート電極602をマスクとしてN型の不純物をイオン注入した後、熱処理を行なうことにより第1の不純物拡散層605よりも浅い領域にN型の第2の不純物拡散層608を形成する。
請求項(抜粋):
第1導電型の半導体基板の主面上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板のソース・ドレイン領域に形成された第2導電型の第1の不純物拡散層と、前記半導体基板における前記第1の不純物拡散層よりもチャネル領域に近い領域に形成され、前記第1の不純物拡散層よりも浅い第2導電型の第2の不純物拡散層とを備え、前記第2の不純物拡散層の活性化濃度は、基板深さ方向及び基板主面方向に亘って所定の活性化濃度よりも高く設定されていると共に、前記第2の不純物拡散層における前記半導体基板との接合部領域は急峻な不純物濃度の勾配を有していることを特徴とする半導体装置。
IPC (2件):
H01L 29/78 ,  H01L 21/336
FI (2件):
H01L 29/78 301 L ,  H01L 29/78 301 F
Fターム (14件):
5F040DA01 ,  5F040DA02 ,  5F040DA13 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EH02 ,  5F040EM01 ,  5F040FA07 ,  5F040FA10 ,  5F040FB02 ,  5F040FC11 ,  5F040FC21 ,  5F040FC22
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る