特許
J-GLOBAL ID：200903047475344687
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-203647
公開番号（公開出願番号）：特開2003-017513
出願日： 2001年07月04日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】ウェーハの割れによる製造歩留まりの低下を抑制できる半導体装置の製造方法を提供することを目的としている。【解決手段】ウェーハ状態でバンプ2を形成した後、ウェーハ1の表面に封止材3Aをコーティングし、先ダイシングを行ってウェーハの薄厚化と個々のチップ1’の個片化を実施した後、チップをピックアップしてから、フリップチップ接続による実装と封止を一括で行うことを特徴としている。バンプ形成後にウェーハの主表面を封止樹脂でコーティングするため、バンプ以外の部分が封止材で埋め込まれ、見かけ上のバンプの突起がなくなるので、裏面研削時のウェーハの割れを低減でき、ボール・バンプやスタッド・バンプのような高いバンプを使うチップであってもウェーハの割れを抑制しつつ薄くすることができる。これによって、製造歩留まりの低下を抑制でき、ウェーハの更なる薄厚化も図れる。
請求項（抜粋）：
素子が形成されたウェーハの主表面に、前記素子に電気的に接続されたバンプを形成する工程と、前記ウェーハのダイシングラインまたはチップ分割ラインに沿って、前記ウェーハの主表面側から裏面に達しない深さの溝を形成する工程と、前記ウェーハのバンプ形成面側を封止材で被覆する工程と、前記ウェーハの裏面研削を行うことにより、ウェーハの薄厚化と個々のチップへの分離を同時に行う工程と、前記裏面研削によって個片化されたチップをピックアップする工程と、ピックアップしたチップのバンプを基板に接合して実装し、且つ同時に前記封止材を溶融させて封止する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/56
, H01L 21/301
, H01L 21/304 622
, H01L 21/304 631
H01L 21/56 E
, H01L 21/304 622 J
, H01L 21/304 631
, H01L 21/78 M
, H01L 21/78 Q
5F061AA01
, 5F061CA05
, 5F061CA10
, 5F061CB02
, 5F061CB13
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
