特許
J-GLOBAL ID：200903048208258204

半導体装置

発明者：
新居 浩二

新居 浩二 について

, 
五十嵐 元繁

五十嵐 元繁 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-070921
公開番号（公開出願番号）：特開2002-270701
出願日： 2001年03月13日
公開日（公表日）： 2002年09月20日
要約：
【要約】【課題】 メモリセルの微細化に伴い、パッケージから放出されるα線や宇宙からの中性子線により記憶データを反転させるソフトエラーが生じ、このソフトエラー耐性を上げるためには、大きな面積を必要とする課題があった。【解決手段】 ゲート電極と、ソース・ドレイン端子を形成する拡散層とを接続する共通コンタクトホールでトランジスタを形成し、このトランジスタのゲート電極と基板間の容量及びゲート電極とソース・ドレイン端子間の容量を付加した接続端子とを備えたものである。
請求項（抜粋）：
基板上にゲート絶縁膜を介在させて設けたゲート電極、前記ゲート電極下の前記基板における第1の導電型の部分を間に挟んで対向して形成された、各々前記第1導電型とは異なる第2の導電型である第1および第2の拡散層、前記ゲート電極よりも上層に形成された配線層、および、前記配線層と前記基板との間の一つのコンタクトホール内に設けられ、前記配線層を前記第1の拡散層および前記ゲート電極に接続するコンタクトを備えた半導体装置。
IPC (6件)：
H01L 21/8244 ,  H01L 27/11 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 491 ,  H01L 29/78
FI (4件)：
H01L 27/10 491 ,  H01L 27/10 381 ,  H01L 27/08 102 Z ,  H01L 29/78 301 X
Fターム (35件)：
5F048AA01 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BB05 ,  5F048BB16 ,  5F048BB17 ,  5F048BF02 ,  5F048BF07 ,  5F048BF15 ,  5F048BF16 ,  5F048BG12 ,  5F083BS27 ,  5F083BS38 ,  5F083BS46 ,  5F083GA09 ,  5F083GA18 ,  5F083LA21 ,  5F083MA06 ,  5F083MA15 ,  5F083MA19 ,  5F140AA00 ,  5F140AB01 ,  5F140AB03 ,  5F140AC32 ,  5F140BD11 ,  5F140BD12 ,  5F140BF01 ,  5F140BF41 ,  5F140BF58 ,  5F140BH30 ,  5F140BJ05 ,  5F140BJ25 ,  5F140BJ26
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM