特許
J-GLOBAL ID：200903048247973018
キャッシュメモリの制御方法及びその方法を実現する計算機
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-311455
公開番号（公開出願番号）：特開2001-134490
出願日： 1999年11月01日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 指定されたアドレス領域に含まれるアドレスを持つデータを、ソフトウェアに含まれる命令によりまとめて処理するキャッシュメモリの制御方法と、該方法を実現することにより動作の効率化及び高速化を実現する計算機を提供する。【解決手段】 キャッシュブロックB1〜B8からなるキャッシュウェイ15,17を含むキャッシュメモリ10と、指定されたアドレス領域に含まれるアドレスを持つデータを記憶しているキャッシュブロックB1〜B8を、供給される命令に応じて別アドレスデータへの置換禁止状態とし又は該禁止状態を解除等するキャッシュ制御部30とを備えた計算機を提供する。
請求項（抜粋）：
キャッシュブロックから構成されるキャッシュメモリの制御方法であって、指定されたアドレス領域に含まれるアドレスを持つデータを記憶している前記キャッシュブロックを、供給される命令に応じて別アドレスデータへの置換禁止状態とし、または前記禁止状態を解除することを特徴とするキャッシュメモリの制御方法。
IPC (3件)：
G06F 12/12
, G06F 12/08
, G06F 12/08 310
G06F 12/12 A
, G06F 12/08 D
, G06F 12/08 B
, G06F 12/08 310 A
5B005JJ11
, 5B005JJ13
, 5B005KK12
, 5B005MM01
, 5B005NN12
, 5B005NN22
, 5B005NN42
, 5B005NN43
, 5B005NN45
, 5B005PP03
, 5B005PP21
, 5B005QQ00
