特許
J-GLOBAL ID：200903083409237868

プリフェッチ命令を用いるハーバードアーキテクチャキャッシュメモリの調和したソフトウェア制御

発明者：
デビッド・アール・エンバーソン

デビッド・アール・エンバーソン について


出願人/特許権者：
サン・マイクロシステムズ・インコーポレーテッド

サン・マイクロシステムズ・インコーポレーテッド について


代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194165
公開番号（公開出願番号）：特開平9-120372
出願日： 1996年07月05日
公開日（公表日）： 1997年05月06日
要約：
【要約】【課題】 命令とデータの双方を適切なキャッシュに書き込んでスラッシングを減らすこと。【解決手段】 バイナリフィールドを含むプリフェッチ命令は、プリフェッチすべき最適のキャッシュセット位置及び最適なデータ量に関する情報を備えたプリフェッチハードウェアを提供する。別々の命令とデータキャッシュを備えたハーバードアーキテクチャのサポートは、命令とデータキャッシュの別々のソフトウェア制御によって提供される。キャッシュセット数は、どのセットに情報をプリロードすべきであるかを示すために識別される。サイズフィールドは、可変プリフェッチサイズを提供する。アドレスフィールドは、プリフェッチが始まるアドレスを示す。
請求項（抜粋）：
主メモリからデータキャッシュセット及び命令キャッシュセットを含むキャッシュメモリへ、データ或いは命令のいずれかの情報をプリフェッチするための、コンピュータにより使用される方法であって、前記主メモリ内の前記情報のアドレスを示すアドレスフィールドと、前記主メモリからどのような形式の情報を検索すべきかを特定する命令/データフィールドを含むプリフェッチ命令を含むプリフェッチコマンドを実行するステップと、前記情報がデータであるか命令であるかを判別するステップと、前記主メモリ内の前記情報にアクセスするステップと、前記判別するステップにおいて、前記情報がデータであると判別された場合には、前記データの受信後に、前記データを前記データキャッシュセットに送信するステップと、前記判別するステップにおいて、前記情報が命令であると判別された場合には、前記命令の受信後に、前記命令を前記命令キャッシュセットに送信するステップとを有する方法。
IPC (3件)：
G06F 12/08 ,  G06F 12/08 310 ,  G06F 9/38 310
FI (3件)：
G06F 12/08 D ,  G06F 12/08 310 Z ,  G06F 9/38 310 A
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM