特許
J-GLOBAL ID：200903002763473382
情報処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-280836
公開番号（公開出願番号）：特開平9-128293
出願日： 1995年10月27日
公開日（公表日）： 1997年05月16日
要約：
【要約】【課題】 ソフトウェアプリフェッチ命令による情報処理装置の性能の向上を効果的に図る。【解決手段】 情報処理装置は、少なくとも、1次キャッシュ22と2次キャッシュ23とを備えて構成される。ソフトウェアプリフェッチ命令の中に、オペランドデータを転送するキャッシュ階層、オペランドデータの転送量、または、その両方を指示することのできる指示ビットが設けられる。ブロックデータまたはラインデータの転送時、前述のソフトウェアプリフェッチ命令内の指示ビットに基づいて、所要のデータをキャッシュに転送する。本発明は、これにより、ソフトウェアプリフェッチ命令を効果的に用いて、情報処理装置の性能向上を図ることができる。
請求項（抜粋）：
演算で用いるオペランドデータを演算の実行に先立って、予め主記憶からキャッシュに転送するソフトウェアプリフェッチ命令を備えた情報処理装置において、前記ソフトウェアプリフェッチ命令のオペランドコードまたはオペランドアドレスに、プリフェッチ動作の内容を指示する1または複数の指示ビットを設け、プリフェッチ動作時、前記指示ビットの内容に基づいて、データのプリフェッチを行うことを特徴とする情報処理装置。
引用特許：
前のページに戻る
