特許

J-GLOBAL ID：200903049677544508

積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法

発明者： 十楚 博行 ,  曽田 義樹 ,  杉山 拓也
出願人/特許権者： シャープ株式会社
代理人 (1件)： 大前 要
公報種別：公開公報
出願番号（国際出願番号）：特願2004-096202
公開番号（公開出願番号）：特開2005-286010
出願日： 2004年03月29日
公開日（公表日）： 2005年10月13日
要約：

【課題】 積層型半導体パッケージを薄型化する。【解決手段】 半導体チップ4を搭載する凹部が設けられた、積層型半導体パッケージ用の多層基板であって、前記多層基板は、下部配線基板7と、前記下部配線基板7上に積層された貫通孔を有する上部配線基板8とからなり、前記凹部は、前記貫通孔の下方開口が前記下部配線基板7の上面部分で閉鎖されることによって形成されたものであり、前記下部配線基板7と前記上部配線基板8とは電気的に接続されており、前記半導体チップ4とワイヤボンドする内部接続端子12が、前記凹部の底面を形成する前記下部配線基板7の上面部分にのみ設けられている積層型半導体パッケージ用多層基板を用いる。【選択図】 図4

請求項（抜粋）：

半導体チップを搭載する凹部が設けられた、積層型半導体パッケージ用の多層基板であって、 前記多層基板は、下部配線基板と、前記下部配線基板上に積層された貫通孔を有する上部配線基板とからなり、 前記凹部は、前記貫通孔の下方開口が前記下部配線基板の上面部分で閉鎖されることによって形成されたものであり、 前記下部配線基板と前記上部配線基板とは電気的に接続されており、 前記半導体チップとワイヤボンドする内部接続端子が、前記凹部の底面を形成する前記下部配線基板の上面部分にのみ設けられている ことを特徴とする積層型半導体パッケージ用多層基板。

IPC (1件)：

H01L23/12

FI (1件)：

H01L23/12 501W

引用特許：

出願人引用 (1件)

• 半導体パッケージ用基板、半導体パッケージ
  公報種別：公開公報   出願番号：特願2001-148361   出願人：シャープ株式会社

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-006566   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-194395   出願人：シャープ株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-212261   出願人：株式会社日立製作所
• 半導体パッケージ
  公報種別：公開公報   出願番号：特願平9-053202   出願人：株式会社東芝