特許
J-GLOBAL ID：200903050976825554

半導体記憶装置およびその制御方法

発明者：
藤岡 伸也

藤岡 伸也 について

, 
川久保 智広

川久保 智広 について

, 
西村 幸一

西村 幸一 について

, 
佐藤 光徳

佐藤 光徳 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2000-329493
公開番号（公開出願番号）：特開2002-124082
出願日： 2000年10月27日
公開日（公表日）： 2002年04月26日
要約：
【要約】【課題】 本発明は、低消費電力モードを有する半導体記憶装置に関し、半導体記憶装置を確実に低消費電力モードに移行させ、低消費電力モードから確実に解除させることを目的とする。また、本発明は、低消費電力モードを有する半導体記憶装置に関し、スタンバイ時の消費電流を従来に比べ大幅に低減することを目的とする。【解決手段】 エントリ回路1と、内部電圧発生回路2とを備えている。内部電圧発生回路2は、活性化時に所定の内部回路4に供給する内部電圧を発生する。内部電圧発生回路2の動作時には、所定の電力が消費されている。エントリ回路1は、外部からの制御信号を受けて内部電圧発生回路2を非活性化する。内部電圧発生回路2の非活性化により、内部電圧は生成されなくなり、消費電力が低減される。したがって、外部からの制御信号によりチップを容易に低消費電力モードにできる。
請求項（抜粋）：
電源電圧を外部から受け、所定の内部回路に供給する内部電圧を発生する内部電圧発生回路と、制御信号を外部から受け、前記内部電圧発生回路を非活性化し、チップを低消費電力モードに移行させるエントリ回路とを備えたことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/401 ,  G11C 11/407 ,  G11C 11/408
FI (4件)：
G11C 11/34 371 G ,  G11C 11/34 354 F ,  G11C 11/34 354 G ,  G11C 11/34 371 E
Fターム (4件)：
5B024AA15 ,  5B024BA21 ,  5B024BA27 ,  5B024CA07
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM