特許
J-GLOBAL ID：200903051799988835

半導体装置およびその製造方法

発明者：
中邑 良一

中邑 良一 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297486
公開番号（公開出願番号）：特開2002-110972
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】MOSトランジスタが微細化した場合に、バンド間トンネルを簡便な方法で選択的に抑制できるようにする。【解決手段】半導体装置を構成するMOSトランジスタにおいて、ゲート電極3の端部でソース・ドレイン拡散層5とオーバラップする領域にゲート絶縁膜2よりも膜厚の厚いバーズビーク絶縁膜4が形成される。あるいは、半導体装置を構成する複数のMOSトランジスタにおいて、複数の異なる形状のバーズビーク絶縁膜が上記複数のMOSトランジスタにそれぞれ選択的に形成される。
請求項（抜粋）：
絶縁ゲート電界効果トランジスタ(以下、MOSトランジスタという)において、ゲート電極を挟んで形成されたソース・ドレイン拡散層のうち前記ゲート電極とオーバラップする領域のゲート絶縁膜が、前記MOSトランジスタのチャネル領域上のゲート絶縁膜よりも膜厚の厚いバーズビーク絶縁膜で形成されていることを特徴とする半導体装置。
IPC (9件)：
H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/43 ,  H01L 21/336
FI (6件)：
H01L 29/78 301 G ,  H01L 27/08 102 C ,  H01L 27/08 321 D ,  H01L 27/10 671 Z ,  H01L 29/62 G ,  H01L 29/78 301 L
Fターム (56件)：
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD26 ,  4M104DD65 ,  4M104EE03 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG16 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040EC12 ,  5F040EC13 ,  5F040EF02 ,  5F040EK05 ,  5F040FA05 ,  5F040FB02 ,  5F040FB04 ,  5F040FC02 ,  5F040FC13 ,  5F048AA01 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048BB06 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB16 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BG14 ,  5F048DA00 ,  5F048DA17 ,  5F048DA25 ,  5F048DA30 ,  5F083AD01 ,  5F083AD10 ,  5F083GA06 ,  5F083GA11 ,  5F083GA24 ,  5F083GA28 ,  5F083GA30 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083NA01 ,  5F083PR13 ,  5F083PR37
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM