特許
J-GLOBAL ID：200903052347423276
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-058520
公開番号（公開出願番号）：特開2000-260780
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：
【要約】 (修正有)【課題】素子サイズおよび寄生容量の増大が抑制され、ベース抵抗が低減された半導体装置およびその製造方法を提供する。【解決手段】コレクタ領域12を含む第1導電型(p型)基板上に形成された第2導電型(n型)半導体層13と、その上層に形成された第1の絶縁膜17aと、第1の絶縁膜に形成された第1の開口部と、第1の開口部底部に形成された第1導電型ベース領域20、22と、第1の開口部内およびその周囲の第1の絶縁膜上に形成された第1の導電体層からなるベース取り出し領域19と、第1の絶縁膜上に形成された第2の絶縁膜17cと、第1の開口部内に形成された複数の第2の開口部と、少なくとも第2の開口部の内部に形成された第2の導電体層からなる第2導電型エミッタ領域23とを有する半導体装置およびその製造方法。
請求項（抜粋）：
第1導電型半導体基板と、前記第1導電型半導体基板の表層に形成された第2導電型コレクタ領域と、前記第2導電型コレクタ領域を含む前記第1導電型半導体基板上に形成された第2導電型半導体層と、前記第2導電型半導体層上に形成された第1の絶縁膜と、前記第1の絶縁膜に形成された、前記第2導電型半導体層に達する第1の開口部と、前記第1の開口部底部の前記第2導電型半導体層に形成された第1導電型ベース領域と、前記第1の開口部内およびその周囲の前記第1の絶縁膜上に形成された、第1の導電体層からなる第1導電型ベース取り出し領域と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の開口部内の前記第2の絶縁膜および前記第1の導電体層に形成された、前記第2導電型半導体層に達する複数の第2の開口部と、少なくとも前記第2の開口部の内部に形成された、第2の導電体層からなる第2導電型エミッタ領域とを有する半導体装置。
IPC (2件)：
Fターム (30件)：
5F003BA11
, 5F003BA13
, 5F003BA25
, 5F003BA97
, 5F003BB06
, 5F003BB08
, 5F003BB09
, 5F003BC08
, 5F003BE08
, 5F003BE09
, 5F003BF02
, 5F003BF03
, 5F003BG01
, 5F003BG03
, 5F003BH01
, 5F003BH08
, 5F003BH99
, 5F003BP06
, 5F003BP08
, 5F003BP11
, 5F003BP12
, 5F003BP22
, 5F003BP23
, 5F003BP31
, 5F003BP41
, 5F003BP42
, 5F003BP46
, 5F003BP48
, 5F003BS06
, 5F003BS08
