特許
J-GLOBAL ID：200903052610807637

CMOS半導体集積回路

発明者：
芦田 勉

芦田 勉 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-133751
公開番号（公開出願番号）：特開2001-320269
出願日： 2000年05月02日
公開日（公表日）： 2001年11月16日
要約：
【要約】【課題】 待機時の消費電力低減のために専用の電源を増やさず、消費電力及びチップ面積の増大を招く基板バイアス発生回路を別途設けることなく、プロセスの複雑化の原因となる三重ウエル構造を形成することなく待機時の消費電力を減少させることができるCMOS半導体集積回路を提供することを目的とする。【解決手段】 CMOSトランジスタによって構成され、データが入出力される活性状態と内部状態が保持される待機状態との少なくとも2状態で機能する内部回路2と、外部回路とを有し、前記待機状態において、内部回路2を構成するP又はNチャネルトランジスタのいずれか一方のソース-ウェル又は基板間に、外部回路用の電源を用いて逆バイアスが印加されてなるCMOS半導体集積回路。
請求項（抜粋）：
CMOSトランジスタによって構成され、データが入出力される活性状態と内部状態が保持される待機状態との少なくとも2状態で機能する内部回路と、外部回路とを有し、前記待機状態において、前記内部回路を構成するP又はNチャネルトランジスタのいずれか一方のソース-ウェル又は基板間に、前記外部回路用の電源を用いて逆バイアスが印加されてなるCMOS半導体集積回路。
IPC (5件)：
H03K 19/094 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092
FI (3件)：
H03K 19/094 D ,  H01L 27/04 M ,  H01L 27/08 321 B
Fターム (21件)：
5F038AV13 ,  5F038BG09 ,  5F038CD04 ,  5F038CD15 ,  5F038DF04 ,  5F038DF05 ,  5F038DF08 ,  5F038DF12 ,  5F038EZ02 ,  5F038EZ20 ,  5F048AC03 ,  5F048BA01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE09 ,  5J056AA03 ,  5J056BB17 ,  5J056BB49 ,  5J056DD29 ,  5J056EE04 ,  5J056KK03
引用特許：
出願人引用 (7件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-071806   出願人：三菱電機株式会社
  • レベルシフト回路
    公報種別：公開公報   出願番号：特願平3-153646   出願人：日本電気株式会社
  • 半導体回路及びMOS-DRAM
    公報種別：公開公報   出願番号：特願平6-282306   出願人：三菱電機株式会社
全件表示
審査官引用 (7件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-071806   出願人：三菱電機株式会社
  • レベルシフト回路
    公報種別：公開公報   出願番号：特願平3-153646   出願人：日本電気株式会社
  • 半導体回路及びMOS-DRAM
    公報種別：公開公報   出願番号：特願平6-282306   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM