半導体メモリ・デバイス

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人オカダ・フシミ・ヒラノ
公報種別：公表公報
出願番号（国際出願番号）：特願2003-585189
公開番号（公開出願番号）：特表2005-522884
出願日： 2003年01月31日
公開日（公表日）： 2005年07月28日
要約：

【課題】浮遊ゲート・トランジスタと、制御ゲートを備える1層のゲート材料層を有する不揮発性のプログラム可能でかつ電気的に消去可能なメモリ・セルを提供すること。【解決手段】この浮遊ゲート・トランジスタのソースS領域、ドレインD領域およびチャネルは、その制御ゲートを形成し、このメモリ・セルは、ゲート材料層の第1の部分P1と、この制御ゲートが組み込まれた第2の活性ゾーンRG2から電気的に分離された第1の活性半導体ゾーンRG1との間に配置された誘電体ゾーンZTNを備え、前記誘電体ゾーンは、浮遊ゲート中に蓄えられている電荷をセルの消去中に第1の活性ゾーンに転送する。このメモリ・セルの浮遊ゲート・トランジスタを部分的に取り囲むアクセス・トランジスタにより、その結果生ずるプログラミング電流をもち、サイズが縮小されたメモリ・プレーンを得ることが可能になる。

請求項（抜粋）：

1層のゲート材料層を有し、浮遊ゲート・トランジスタおよび制御ゲートを含む電気的に消去可能でプログラム可能な不揮発性メモリ・セルを含む半導体メモリ・デバイスであって、前記浮遊ゲート・トランジスタのソース領域(S)、ドレイン領域(D)、およびチャネル領域が前記制御ゲートを形成し、前記メモリ・セルが、前記ゲート材料層の第1の部分(P1)と、前記制御ゲートが組み込まれた第2の活性ゾーン(RG2)から電気的に分離された第1の半導体活性ゾーン(RG1)との間に位置する誘電体ゾーン(ZTN)を含み、該誘電体ゾーンが、前記浮遊ゲート中に蓄えられた電荷を、前記セルの消去中に前記第1の活性ゾーンへ転送するためのトンネル・ゾーン(ZTN)を形成することを特徴とするデバイス。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (31件)：

5F083EP03 , 5F083EP13 , 5F083EP22 , 5F083EP34 , 5F083EP40 , 5F083ER02 , 5F083ER03 , 5F083ER10 , 5F083ER14 , 5F083ER20 , 5F083ER22 , 5F083GA17 , 5F083GA21 , 5F083JA35 , 5F083JA53 , 5F083NA01 , 5F101BA02 , 5F101BA05 , 5F101BA12 , 5F101BA18 , 5F101BB02 , 5F101BB06 , 5F101BB13 , 5F101BC02 , 5F101BC11 , 5F101BD02 , 5F101BD22 , 5F101BD35 , 5F101BD36 , 5F101BE05 , 5F101BE07

引用特許：

出願人引用 (1件)

米国特許第5,761,121号

審査官引用 (8件)

単一レベル・ゲート不揮発性メモリ素子およびそのアクセス方法
公報種別：公開公報出願番号：特願平10-140509 出願人：モトローラ・インコーポレイテッド
特開平3-179780
特開平3-179780

全件表示

前のページに戻る