特許
J-GLOBAL ID：200903002643025017

不揮発性半導体記憶装置

発明者：
川崎 利昭

川崎 利昭 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (2件)： 板垣 孝夫 ,  森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-158735
公開番号（公開出願番号）：特開2004-363260
出願日： 2003年06月04日
公開日（公表日）： 2004年12月24日
要約：
【課題】CMOSプロセスで製造できる不揮発性半導体記憶装置に関し、セルアレイの小面積化を実現する不揮発性半導体記憶装置を提供する。【解決手段】メモリセル51において、NMOSトランジスタ2の基板コンタクト領域およびPMOSトランジスタ1のウェルコンタクト領域は、フローティングゲート7に対して垂直な方向に配置し、セルアレイ50は、列方向(X)には、メモリセル51と前記メモリセル51を線対称配置したメモリセルを交互に配置してサブアレイ51Cを構成し、行方向(Y)には、列方向(X)に配置された前記サブアレイを平行配置あるいは線対称配置した構成となっている。これにより、基板コンタクト領域、ウェルコンタクト領域およびPMOSトランジスタの拡散領域を、隣接するメモリセル間で共通化できるため、セルアレイの小面積化を図ることができる。【選択図】 図5
請求項（抜粋）：
第1導電型の半導体基板に形成され、第2導電型の通電領域およびゲート電極を有する第1MOSトランジスタと、 前記半導体基板上に設けられコントロールゲートとして働く第2導電型のウェルおよび前記ウェル上に設けられ、前記第1導電型の通電領域およびゲート電極を有する第2MOSトランジスタと、 前記第1MOSトランジスタのゲート電極と前記第2MOSトランジスタのゲート電極に共通に接続されるフローティングゲートと から構成され、前記第1MOSトランジスタおよび第2MOSトランジスタの各端子に所定の電圧を印加することで、前記フローティングゲートへのキャリアの書き込み、読み出し、消去動作を行うことができるメモリセルを、行方向(Y)と列方向(X)に配設したセルアレイを備え、 前記セルアレイは、前記半導体基板および第2MOSトランジスタの前記ウェルに電位を与えるウェルコンタクト領域を、前記フローティングゲートの長手方向に対しそれぞれ垂直な方向に配置した 不揮発性半導体記憶装置。
IPC (6件)：
H01L21/8247 ,  G11C16/04 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (4件)：
H01L27/10 434 ,  H01L27/10 461 ,  G11C17/00 623Z ,  H01L29/78 371
Fターム (10件)：
5B025AC03 ,  5B025AF04 ,  5F083EP13 ,  5F083EP22 ,  5F083GA09 ,  5F083LA21 ,  5F083LA25 ,  5F101BB06 ,  5F101BD02 ,  5F101BD31
引用特許：
出願人引用 (10件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2000-109309   出願人：セイコーエプソン株式会社
  • 不揮発性半導体装置
    公報種別：公開公報   出願番号：特願平6-195787   出願人：株式会社東芝
  • 不揮発性半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-117024   出願人：株式会社東芝
全件表示
審査官引用 (10件)
  • EEPROMおよびかかるEEPROMを含む論理LSIチップ
    公報種別：公開公報   出願番号：特願平5-106635   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平11-141081   出願人：三菱電機株式会社
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平5-351532   出願人：日本電気株式会社
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM