特許
J-GLOBAL ID：200903052779585544

半導体装置

発明者：
氷見 啓明

氷見 啓明 について

, 
山田 明

山田 明 について

, 
葛原 剛

葛原 剛 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 矢作 和行
公報種別：公開公報
出願番号（国際出願番号）：特願2005-227058
公開番号（公開出願番号）：特開2006-148058
出願日： 2005年08月04日
公開日（公表日）： 2006年06月08日
要約：
【課題】必要とする任意の耐圧を確保することができ、一般的な半導体装置の製造方法を用いて安価に製造することのできる半導体装置を提供する。【解決手段】互いに絶縁分離されたn個のトランジスタ素子Tr1〜Trnが、GND電位と所定電位Vsとの間で、順次直列接続されてなり、第1段のトランジスタ素子Tr1におけるゲート端子を入力端子とし、n個の抵抗素子R1〜Rnまたは容量素子が、GND電位と所定電位Vsとの間で、順次直列接続されてなり、第1段のトランジスタ素子Tr1を除いた各段のトランジスタ素子Tr2〜Trnにおけるゲート端子が、直列接続された各段の抵抗素子R1〜Rnまたは容量素子の間の接続点P2〜Pnに、それぞれ、順次接続されてなり、第n段のトランジスタ素子Trnにおける所定電位Vs側の端子から、出力が取り出されてなる半導体装置100とする。【選択図】 図1
請求項（抜粋）：
互いに絶縁分離されたn個(n≧2)のトランジスタ素子が、グランド(GND)電位と所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続されてなり、 前記第1段のトランジスタ素子におけるゲート端子を入力端子とし、 n個の抵抗素子または容量素子が、前記GND電位と前記所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続されてなり、 前記第1段のトランジスタ素子を除いた各段のトランジスタ素子におけるゲート端子が、前記直列接続された各段の抵抗素子または容量素子の間の接続点に、それぞれ、順次接続されてなり、 前記第n段のトランジスタ素子における前記所定電位側の端子から、出力が取り出されてなることを特徴とする半導体装置。
IPC (10件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 ,  H01L 27/12 ,  H01L 21/02 ,  H01L 29/786 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 21/762 ,  H01L 21/76
FI (8件)：
H01L27/04 B ,  H01L27/08 331E ,  H01L27/12 B ,  H01L29/78 613Z ,  H01L29/78 621 ,  H01L27/06 102A ,  H01L21/76 D ,  H01L21/76 L
Fターム (44件)：
5F032AA03 ,  5F032AA06 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032BA01 ,  5F032BB01 ,  5F032CA14 ,  5F032CA15 ,  5F032CA17 ,  5F032CA24 ,  5F038AC09 ,  5F038AR21 ,  5F038AR22 ,  5F038BB05 ,  5F038BG09 ,  5F038BH05 ,  5F038BH15 ,  5F038BH19 ,  5F038EZ06 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AA05 ,  5F048AC01 ,  5F048AC10 ,  5F048BA12 ,  5F048BA16 ,  5F048BB05 ,  5F048BB20 ,  5F048BG05 ,  5F048BG13 ,  5F110AA11 ,  5F110BB03 ,  5F110BB12 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110NN62 ,  5F110NN65 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ17
引用特許：
出願人引用 (1件)
  • 特許第3384399号公報
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM