半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：碓氷裕彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-308536
公開番号（公開出願番号）：特開2003-203987
出願日： 2002年10月23日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】 SOI基板に固有のバイメタル効果に起因してMOS型素子のゲート絶縁膜が劣化するのを防止する。【解決手段】 SOI基板11の素子形成領域を取り囲むように溝35を形成し、側壁に厚い酸化膜17aを形成した上で多結晶シリコン17bで埋め込み、トレンチ分離層17を形成する。厚い酸化膜17aはシリコン半導体層11c,11dと熱膨張係数が異なるので、その後の熱処理でも素子に悪影響を与えるのを緩和できる。MOSキャパシタ13のゲート絶縁膜20の膜質劣化を防止でき、バルクシリコン基板に形成する場合と同等の歩留で形成できるようになる。

請求項（抜粋）：

支持基板上に埋込絶縁膜を介してシリコン半導体層を形成したSOI(Silicon on Insulator)基板に、MOS型素子を複数個形成する構成の半導体装置において、前記MOS型素子のうち少なくともMOS型キャパシタの形成領域は、前記埋込絶縁膜まで達し且つ前記シリコン半導体層と熱膨張係数が異なるトレンチ分離層により絶縁分離されていることを特徴とする半導体装置。

IPC (10件)：

H01L 21/822 , H01L 21/76 , H01L 21/762 , H01L 21/8222 , H01L 21/8234 , H01L 21/8249 , H01L 27/04 , H01L 27/06 , H01L 27/08 331 , H01L 29/786

FI (10件)：

H01L 27/08 331 E , H01L 27/04 C , H01L 29/78 621 , H01L 21/76 L , H01L 27/06 102 A , H01L 27/06 321 A , H01L 27/06 101 U , H01L 27/06 101 D , H01L 29/78 617 L , H01L 21/76 D

Fターム (65件)：

5F032AA01 , 5F032AA13 , 5F032AA35 , 5F032AA45 , 5F032AA47 , 5F032BA01 , 5F032CA14 , 5F032CA17 , 5F032CA18 , 5F032CA24 , 5F032DA23 , 5F032DA74 , 5F038AC05 , 5F038AC16 , 5F038AC18 , 5F038AR26 , 5F038EZ06 , 5F038EZ14 , 5F038EZ16 , 5F038EZ20 , 5F048AA04 , 5F048AA07 , 5F048AC05 , 5F048AC06 , 5F048AC10 , 5F048BA02 , 5F048BB05 , 5F048BB11 , 5F048BB16 , 5F048BC03 , 5F048BC11 , 5F048BE03 , 5F048BG07 , 5F048BG12 , 5F048BG14 , 5F048CA03 , 5F048CA07 , 5F082AA11 , 5F082BA04 , 5F082BA06 , 5F082BA47 , 5F082BC01 , 5F082BC09 , 5F082BC13 , 5F082EA13 , 5F082EA45 , 5F110AA12 , 5F110AA14 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110FF02 , 5F110FF03 , 5F110FF10 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG24 , 5F110NN62 , 5F110NN65 , 5F110NN66 , 5F110NN72

引用特許：

審査官引用 (10件)

MOSコンデンサを有する半導体装置
公報種別：公開公報出願番号：特願平4-276302 出願人：日本電装株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-266496 出願人：日本電装株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平3-084086 出願人：ソニー株式会社

全件表示

前のページに戻る