特許
J-GLOBAL ID:200903053283878971

キャパシタ充電回路およびそれに用いる半導体装置

発明者:
出願人/特許権者:
代理人 (2件): 渡邉 昌幸 ,  磯村 雅俊
公報種別:公開公報
出願番号(国際出願番号):特願2007-205233
公開番号(公開出願番号):特開2008-005697
出願日: 2007年08月07日
公開日(公表日): 2008年01月10日
要約:
【課題】半導体装置のチップサイズを大きくせず、バイパス回路に余分な負担をかけず、半導体装置と充電回路全体のコストダウンを図る。【解決手段】並列モニタ回路は、基準電圧Vr1〜5と、キャパシタの電圧を検出するための電圧検出手段R11〜52と、基準電圧と電圧検出手段から出力される出力電圧を比較するコンパレータCMP1〜5の出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段によりバイパス用スイッチ素子Q1〜5の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、コンパレータの出力回路とバイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼキャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段M1〜5を設け、基準電圧と、電圧検出手段と、コンパレータと、電圧制限手段とで一体化した集積回路部分を構成し、全てのコンパレータの電源を直流電源から供給する。【選択図】図1
請求項(抜粋):
直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタ均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、 前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と前記電圧検出手段から出力される出力電圧を比較するコンパレータと、該コンパレータの出力により制御され、該コンパレータの出力電圧が直流電源電圧の制限値一杯に変化した場合でも、電圧制限手段により前記バイパス用スイッチ素子の両端子の電圧範囲をほぼ1キャパシタ分の設定電圧に制限することで、破壊が防止されるように、充電電流をバイパスするバイパス用スイッチ素子で構成され、 前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に、前記コンパレータの出力電圧を入力し、ほぼ前記キャパシタの電圧範囲内に制限した電圧を出力する電圧制限手段を設け、 前記基準電圧と、前記電圧検出手段と、前記コンパレータと、前記電圧制限手段とで一体化した集積回路部分を構成し、 前記直流電源は、直列接続された複数のキャパシタの充電用電源であるとともに、一体化された集積回路の電源電圧とし、 全ての前記コンパレータの電源を前記直流電源から供給するようにしたことを特徴とするキャパシタ充電回路。
IPC (1件):
H02J 7/02
FI (1件):
H02J7/02 H
Fターム (8件):
5G503AA01 ,  5G503BA03 ,  5G503BB03 ,  5G503CA12 ,  5G503GA01 ,  5G503GC01 ,  5G503HA01 ,  5G503HA03
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る