特許
J-GLOBAL ID：200903025598479060

キャパシタ充電回路およびそれに用いる半導体装置

発明者：
矢野 公一

矢野 公一 について

, 
藤原 明彦

藤原 明彦 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (2件)： 磯村 雅俊 ,  渡邉 昌幸
公報種別：公開公報
出願番号（国際出願番号）：特願2003-131062
公開番号（公開出願番号）：特開2004-336919
出願日： 2003年05月09日
公開日（公表日）： 2004年11月25日
要約：
【課題】多数の並列モニタ回路を集積した半導体装置のチップサイズを大きくすることなく、またバイパス回路に余分な負担をかけることもなく、半導体装置のコストダウンと、充電回路全体のコストダウンを図ること。【解決手段】並列モニタ回路は、基準電圧Vr1〜5と、キャパシタC1〜5の電圧を検出するための電圧検出手段R11〜51,R12〜52と、前記基準電圧Vr1〜5と、前記電圧検出手段から出力される各出力電圧を比較するコンパレータCMP1〜5と、コンパレータの出力OUT1〜5により制御されるバイパス用スイッチ素子Q1〜5とを備え、全てのコンパレータCMP1〜5の電源は直流電源Vbから供給され、コンパレータの出力回路と前記バイパス用スイッチ素子Q1〜5との間に電圧制限手段M1〜5,R13〜53を設ける。破線内は、一体的にIC化された集積回路部分である。【選択図】 図1
請求項（抜粋）：
直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、予め設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えたキャパシタ充電回路において、 前記並列モニタ回路は、基準電圧と、前記キャパシタの電圧を検出するための電圧検出手段と、前記基準電圧と前記電圧検出手段から出力される出力電圧を比較するコンパレータと、該コンパレータの出力により制御され、充電電流をバイパスするバイパス用スイッチ素子で構成され、 前記コンパレータの出力回路と前記バイパス用スイッチ素子との間に電圧制限手段を設け、 全ての前記コンパレータの電源を前記直流電源から供給するようにしたことを特徴とするキャパシタ充電回路。
IPC (3件)：
H02J7/02 ,  H01L21/822 ,  H01L27/04
FI (2件)：
H02J7/02 H ,  H01L27/04 T
Fターム (8件)：
5F038DT12 ,  5F038EZ20 ,  5G003AA01 ,  5G003BA03 ,  5G003CA11 ,  5G003CC02 ,  5G003FA08 ,  5G003GA01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM