特許
J-GLOBAL ID：200903053347688721

半導体装置

発明者：
折田 昭一

折田 昭一 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-416164
公開番号（公開出願番号）：特開2005-176174
出願日： 2003年12月15日
公開日（公表日）： 2005年06月30日
要約：
【課題】レベルシフト回路に発生する誤信号による誤動作を防止する。【解決手段】誤信号検出回路3は、レベルシフト回路部2に並列に接続されている。誤信号検出回路3は、HVMOS32が、通常使用状態でOFFに固定されたダミーのスイッチング素子であることを除いて、レベルシフト回路部2が有するON用およびOFF用の2つのレベルシフト回路と同様の構成を有している。誤信号検出用抵抗31の電圧降下は、レベルシフト回路部2における誤信号の発生を示す誤信号発生信号SDとして、NOTゲート35を介して誤動作防止回路4へと入力される。誤動作防止回路4は誤信号発生信号SDに応じて、所定の誤動作防止のための処理を行う。【選択図】図2
請求項（抜粋）：
第1の信号をハイサイドの対象回路に伝達可能な第2の信号に変換するレベルシフト回路と、 前記レベルシフト回路における誤信号の発生を検出し、該誤信号の発生を示す誤信号発生信号を出力する誤信号検出回路と、 前記第2の信号および前記誤信号発生信号を受け、前記第2の信号を前記対象回路に伝達すると共に、前記誤信号発生信号が入力されている間は、前記第2の信号を誤信号とみなして少なくともその一部を前記対象回路に伝達しないことにより誤動作を防止する誤動作防止回路とを備える半導体装置であって、 前記レベルシフト回路は、 互いに直列接続した第1の抵抗素子および前記第1の信号が入力される第1のスイッチング素子を有し、前記第1の抵抗素子の電圧降下を前記第2の信号として出力し、 前記誤信号検出回路は、 前記レベルシフト回路に並列接続されており、互いに直列接続した第2の抵抗素子および通常使用時で非導通状態に固定される第2のスイッチング素子を有し、前記第2の抵抗素子の電圧降下を前記誤信号検出信号として出力する ことを特徴とする半導体装置。
IPC (4件)：
H03K19/0175 ,  H01L21/822 ,  H01L27/04 ,  H03K19/0185
FI (3件)：
H03K19/00 101F ,  H01L27/04 H ,  H03K19/00 101B
Fターム (17件)：
5F038BH07 ,  5F038BH19 ,  5F038DF01 ,  5F038EZ20 ,  5J056AA05 ,  5J056AA11 ,  5J056BB33 ,  5J056CC00 ,  5J056CC14 ,  5J056CC21 ,  5J056DD13 ,  5J056DD27 ,  5J056DD51 ,  5J056DD55 ,  5J056EE11 ,  5J056FF09 ,  5J056GG06
引用特許：
出願人引用 (2件)
  • 駆動回路
    公報種別：公開公報   出願番号：特願平11-329197   出願人：三菱電機株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-332583   出願人：三菱電機株式会社
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM