特許
J-GLOBAL ID：200903054040199053

半導体装置の製造方法

発明者：
久保 誠

久保 誠 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-232671
公開番号（公開出願番号）：特開2000-068261
出願日： 1998年08月19日
公開日（公表日）： 2000年03月03日
要約：
【要約】 (修正有)【課題】 半導体装置の製造方法で、特に多層配線構造を有する半導体装置の層間絶縁膜を少ない工程で形成するための製造方法。【解決手段】 半導体装置の製造で、多層配線工程中の層間絶縁膜の形成工程での低誘電率な第一絶縁膜3(アモルファスカーボン水素膜、アモルファスカーボンフッ素膜やアモルファスシリコン膜)の表面をプラズマ処理を施した後に、その表面上に第二の絶縁膜4を成膜する。
請求項（抜粋）：
表面に素子または配線を有する半導体基板の前記表面に第一の絶縁膜を堆積する半導体装置の製造方法において、前記第一の絶縁膜は、プラズマCVD法により形成された後に、その表面にN2 OガスとO2 ガスによるプラズマ処理、又はN2 ガスとNH3 ガスによるプラズマ処理を施すことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/31 ,  H01L 21/316
FI (2件)：
H01L 21/31 C ,  H01L 21/316 P
Fターム (62件)：
5F045AA08 ,  5F045AB04 ,  5F045AB07 ,  5F045AB32 ,  5F045AB34 ,  5F045AB39 ,  5F045AC01 ,  5F045AC09 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AD03 ,  5F045AD05 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE11 ,  5F045AE13 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045BB02 ,  5F045BB16 ,  5F045CB05 ,  5F045DC52 ,  5F045GH03 ,  5F045HA13 ,  5F045HA16 ,  5F058AA10 ,  5F058AC10 ,  5F058AD02 ,  5F058AD10 ,  5F058AD12 ,  5F058AF02 ,  5F058AG07 ,  5F058AH01 ,  5F058AH02 ,  5F058BA06 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD15 ,  5F058BD18 ,  5F058BE04 ,  5F058BE10 ,  5F058BF04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF24 ,  5F058BF25 ,  5F058BF26 ,  5F058BF29 ,  5F058BF30 ,  5F058BF54 ,  5F058BF55 ,  5F058BF60 ,  5F058BH01 ,  5F058BH04 ,  5F058BH16 ,  5F058BJ01 ,  5F058BJ02
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM