特許
J-GLOBAL ID:200903054151832820

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2001-225043
公開番号(公開出願番号):特開2003-037494
出願日: 2001年07月25日
公開日(公表日): 2003年02月07日
要約:
【要約】【課題】 ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。【解決手段】 論理回路10と電源電圧Vddの供給端子との間にスイッチング回路20を設ける。動作時に、スイッチング回路20のトランジスタMP0のゲートに0Vの電圧を印加し、チャネル領域に電源電圧Vddと同じかまたは僅かに低いバイアス電圧VB を印加することで、トランジスタMP0のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタMP0のゲートに電源電圧Vddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Vddと同じかまたはそれより高いバルクバイアス電圧VBを印加し、トランジスタMP0のドレイン電流を最少化することにより、論理回路10の電流経路を遮断し、リーク電流の発生を抑制する。
請求項(抜粋):
所定の処理を行なう機能回路と、電源電圧制御信号に応じて第1の電源電圧または上記第1の電源電圧よりも高い第2の電源電圧を供給する電圧供給回路と、上記電圧供給回路の電圧供給端子と上記機能回路の電圧入力端子との間に接続され、ゲート端子に印加される導通制御信号に応じて上記機能回路への電源供給を制御するトランジスタと、上記電源電圧制御信号および上記導通制御信号を供給する制御回路と、を有し、上記機能回路が待機状態にあるときには上記電圧供給回路が上記第1の電源電圧を供給し、上記機能回路が動作状態にあるときには上記電圧供給回路が上記第2の電源電圧を供給する半導体集積回路。
IPC (4件):
H03K 19/0948 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 17/687
FI (4件):
H03K 19/094 B ,  H03K 17/687 A ,  H01L 27/04 F ,  H01L 27/04 M
Fターム (33件):
5F038DF08 ,  5F038DF17 ,  5F038EZ20 ,  5J055AX28 ,  5J055AX44 ,  5J055BX03 ,  5J055BX17 ,  5J055CX00 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX61 ,  5J055EZ07 ,  5J055EZ25 ,  5J055EZ29 ,  5J055EZ39 ,  5J055EZ48 ,  5J055GX01 ,  5J055GX02 ,  5J055GX06 ,  5J056AA03 ,  5J056BB49 ,  5J056BB57 ,  5J056CC00 ,  5J056DD13 ,  5J056DD28 ,  5J056DD29 ,  5J056DD43 ,  5J056DD60 ,  5J056EE11 ,  5J056FF08 ,  5J056GG01 ,  5J056KK03
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る