特許
J-GLOBAL ID：200903054637345298

半導体装置のESD保護回路

発明者：
鈴木 淳弘

鈴木 淳弘 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2006-192866
公開番号（公開出願番号）：特開2008-021847
出願日： 2006年07月13日
公開日（公表日）： 2008年01月31日
要約：
【課題】ESD保護耐量を向上できるようにする。【解決手段】シリコン基板3の表層側にNウェル3aが構成されており、その上に誘電体層4が構成されている。また、誘電体層4の上に多層配線構造5が構成されており、この多層配線構造5の上にボンディングパッド6が構成されている。Nウェル3a、誘電体層4、ボンディングパッド6および多層配線構造5がMOS型キャパシタを構成している。【選択図】図3
請求項（抜粋）：
第1電源電圧が与えられるボンディングパッドと、 前記ボンディングパッド下に対して当該ボンディングパッドに電気的に導通するように設けられる配線層と、 前記第1電源電圧とは電圧値が異なる第2電源電圧が与えられる所定の導電型の第1ウェルが表層側の所定領域に対して設けられると共に前記配線層下に対して誘電体層を挟んで対向する半導体基板とを備え、 前記半導体基板の第1ウェル、前記誘電体層、前記ボンディングパッドおよび前記配線層はキャパシタを構成していることを特徴とする半導体装置のESD保護回路。
IPC (3件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 27/06
FI (2件)：
H01L27/04 H ,  H01L27/06 311Z
Fターム (22件)：
5F038AC03 ,  5F038AC05 ,  5F038AC06 ,  5F038AC12 ,  5F038AC15 ,  5F038AC17 ,  5F038BE10 ,  5F038BH03 ,  5F038BH13 ,  5F038CA10 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB07 ,  5F048AC03 ,  5F048BA01 ,  5F048BE02 ,  5F048BF11 ,  5F048BF18 ,  5F048CC05 ,  5F048CC13 ,  5F048CC16 ,  5F048CC19
引用特許：
出願人引用 (1件)
  • CMOS出力段用ESD保護装置
    公報種別：公開公報   出願番号：特願2002-240892   出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM