特許
J-GLOBAL ID：200903055456118008

選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー

発明者：
キャサディ,ジェフリー・ビィ

キャサディ,ジェフリー・ビィ について

, 
カーター,ジェフリー・イー

カーター,ジェフリー・イー について

, 
コシュカ,ヤロスラフ

コシュカ,ヤロスラフ について

, 
マッゾラ,マイケル・エス

マッゾラ,マイケル・エス について

, 
サンキン,イゴール

サンキン,イゴール について


出願人/特許権者：
ミシシッピ・ステイト・ユニバーシティ

ミシシッピ・ステイト・ユニバーシティ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公表公報
出願番号（国際出願番号）：特願2003-573679
公開番号（公開出願番号）：特表2005-520322
出願日： 2002年07月12日
公開日（公表日）： 2005年07月07日
要約：
SiC内に縦型ダイオードおよびトランジスタを作る方法が提供される。この発明に従った方法は、マスク(たとえば機構を素子にエッチングするために以前使用されたマスク)を選択的エピタキシャル成長または選択的イオン注入用に使用する。このように、静電誘導トランジスタおよびバイポーラ接合トランジスタのゲート領域およびベース領域が、セルフアラインプロセスで形成可能である。プレーナダイオードおよびプレーナエッジ終端構造(たとえばガードリング)を作る方法も提供される。
請求項（抜粋）：
第1の導電型のSiC半導体基板層と、基板層の上に堆積された第1の導電型のSiCドリフト層と、ドリフト層の上に堆積された、第1の導電型とは異なる第2の導電型のSiCベース層と、ベース層の上に堆積された第1の導電型の1つ以上のSiCエミッタ領域とを含む炭化ケイ素バイポーラ接合トランジスタを作る方法であって、 ベース層の上にSiCエミッタ層を形成するステップを含み、ベース層はドリフト層の上に堆積され、ドリフト層は基板層の上に堆積されており、前記方法はさらに、 エミッタ層の上にマスクを位置づけるステップと、 マスクの開口部を通してエミッタ層を選択的にエッチングして、エッチングされた領域により隔てられた隆起したエミッタ領域を形成するステップと、 マスクの開口部を通して、エッチングされた領域にSiCベース接触領域を選択的に形成するステップとを含む、方法。
IPC (4件)：
H01L21/331 ,  H01L29/732 ,  H01L29/80 ,  H01L29/861
FI (5件)：
H01L29/72 P ,  H01L29/91 F ,  H01L29/91 D ,  H01L29/80 S ,  H01L29/80 V
Fターム (23件)：
5F003AP01 ,  5F003AP08 ,  5F003BB06 ,  5F003BE90 ,  5F003BF90 ,  5F003BM01 ,  5F003BP11 ,  5F003BP21 ,  5F003BP33 ,  5F003BS00 ,  5F003BZ01 ,  5F102FB01 ,  5F102GB01 ,  5F102GB04 ,  5F102GC01 ,  5F102GC08 ,  5F102GC09 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GM02 ,  5F102HC02 ,  5F102HC15
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM