特許
J-GLOBAL ID：200903055872255936
方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステム
出願人/特許権者： , ,
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-111165
公開番号（公開出願番号）：特開2001-222517
出願日： 2000年04月12日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】 スヌーピング方式を用い方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステムを提供する。【解決手段】 リング状で配列されている複数のプロセッサノードがあり、複数のプロセッサノードのいずれかが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングすることにより、残余プロセッサノードのいずれかがデータブロックを供給する複数のプロセッサノードと、第1、及び第2リングバスを含めて第1、及び第2リングバスに沿って2つの反対経路を供給する方向分離二重リング構造があって、第1及び第2経路を介して、 複数のプロセッサノードが接続され、 要求信号が経路のいずれかを介して残余プロセッサノードの各々に同報通信され、データブロックは経路のいずれかを介して要求信号を生成したプロセッサノードに単一通信される方向分離二重リング構造を含む。
請求項（抜粋）：
分散共有メモリ多重プロセッサシステムであって、リング状で配列されている複数のプロセッサノードがあり、前記複数のプロセッサノード中のいずれかが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングすることにより、前記残余プロセッサノード中のいずれが前記データブロックを供給する前記複数のプロセッサノードと、第1及び第2リングバスを含み、前記第1及び第2リングバスに沿って2つの反対経路を供給する方向分離二重リング構造があり、前記第1及び第2経路を介して前記複数のプロセッサノードが接続され、 前記要求信号が前記経路中のいずれかを介して前記残余プロセッサノードの各々に同報通信され、前記データブロックは前記経路中のいずれかを介して前記要求信号を生成したプロセッサノードに単一通信される前記方向分離二重リング構造とを備えることを特徴とする分散共有メモリ多重プロセッサシステム。
IPC (5件)：
FI (5件)：
Fターム (17件)：
5B005JJ01
, 5B005KK14
, 5B005MM01
, 5B005NN53
, 5B005PP21
, 5B005PP26
, 5B045BB13
, 5B045BB17
, 5B045BB24
, 5B045BB28
, 5B045BB29
, 5B045BB47
, 5B045DD01
, 5B045DD12
, 5B045GG01
, 5B060KA01
, 5B060KA06
引用特許：
審査官引用 (18件)
引用文献：
-
分散共有メモリ多重プロセッサシステム
公報種別：公開公報 出願番号：特願平10-224423 出願人：張星泰, 全洲植, 金亨鎬 -
データ処理装置
公報種別：公開公報 出願番号：特願平9-307335 出願人：富士通株式会社 -
キャッシュ記憶モードの間で選択するためのハイブリッドNUMA COMAキャッシュ記憶のシステムおよび方法
公報種別：公開公報 出願番号：特願平8-354751 出願人：サン・マイクロシステムズ・インコーポレーテッド
全件表示
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved