特許
J-GLOBAL ID：200903056675616559

半導体装置及びその製造方法

発明者：
金谷 宏行

金谷 宏行 について

, 
國島 巌

國島 巌 について

, 
山川 晃司

山川 晃司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-208999
公開番号（公開出願番号）：特開2000-040799
出願日： 1998年07月24日
公開日（公表日）： 2000年02月08日
要約：
【要約】【課題】 特性劣化の少ない強誘電体キャパシタを持つ半導体装置とその製造方法を提供する。【解決手段】 シリコン基板1を覆うシリコン酸化膜2上にTi膜3aとPt膜3bが積層された下部電極3を形成し、この上に第1のPZT膜4aを堆積して結晶化させる。この結晶化の熱処理で、Pt膜3bと第1のPZT膜4aの界面に、Pb-Pt-Ti-O反応層5が形成される。次いで第2のPZT膜4bを薄く堆積し、更にPt膜6aとTi膜6bが積層された上部電極6を形成した後、第2のPZT膜4bを結晶化する。この結晶化の熱処理により、Pt膜6aと第2のPZT膜4bの界面に、Pb-Pt-Ti-O反応層7が形成される。二層のPZT膜積層工程により、上部電極6とPZT膜4の界面でのPb濃度が抑えられ、Pt触媒作用による酸素欠陥の発生が抑えられる。
請求項（抜粋）：
絶縁膜で覆われた半導体基板上に強誘電体キャパシタが形成された半導体装置において、前記強誘電体キャパシタは、前記絶縁膜上に形成された下部電極と、この下部電極上に形成された強誘電体膜と、この強誘電体膜上に形成された上部電極とから構成され、且つ前記強誘電体膜は、前記下部電極に接する多結晶体からなる第1の強誘電体膜と、この第1の強誘電体膜上に積層された前記第1の強誘電体膜と平均粒径の異なる結晶粒の多結晶体からなる第2の強誘電体膜とから構成されていることを特徴とする半導体装置。
IPC (6件)：
H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/115 ,  H01L 27/108 ,  H01L 21/8242
FI (4件)：
H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 434 ,  H01L 27/10 651
Fターム (17件)：
5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038AV06 ,  5F038BH03 ,  5F038DF05 ,  5F038EZ01 ,  5F038EZ11 ,  5F083FR02 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083MA06 ,  5F083MA17 ,  5F083PR21 ,  5F083PR33 ,  5F083PR34
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM