特許
J-GLOBAL ID：200903056717332734

半導体装置及びその製造方法

発明者：
筒井 将史

筒井 将史 について

, 
海本 博之

海本 博之 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (6件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  竹内 祐二 ,  今江 克実 ,  原田 智雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-372270
公開番号（公開出願番号）：特開2005-136300
出願日： 2003年10月31日
公開日（公表日）： 2005年05月26日
要約：
【課題】面積の増大を抑制しつつ,高い容量値を有する容量素子を備えた半導体装置及びその製造方法を提供する。【解決手段】 半導体装置の容量素子領域Rbには、第1配線1と、第2配線2とが設けられている。第1,第2配線2は、各々、ロジック領域Raの第1層目配線58と共通の工程で形成された第1,第2下側配線部1a,2aと、ロジック領域Raの第2層目配線60と共通の工程で形成された第1,第2上側配線部1b,2bと、ロジック領域Raのプラグ59と共通の工程で形成された壁状の第1,第2縦方向配線部1c,2cとを備えている。上側配線部2bとはロジック領域Raのプラグ59と共通の工程で形成された壁状の第2縦方向配線部2cを介して互いに接続されている。第1縦方向配線部1cと第2縦方向配線部2cとは、上側層間絶縁膜6の一部を挟んで横方向に相対向しており、高い容量値を有する容量部が構成されている。【選択図】 図1
請求項（抜粋）：
基板上に、能動素子と容量素子とを配置してなる半導体装置であって、 上記基板の上方に設けられたN層目の層間絶縁膜(Nは2以上の整数)と、 上記N層目の層間絶縁膜を挟んで形成された上記能動素子の下層配線及び上層配線と、 上記N層目の層間絶縁膜を貫通して上記下層配線と上記上層配線とを接続する上記能動素子の信号接続用部材と、 上記N層目の層間絶縁膜を貫通するように上記信号接続用部材と共通の工程で形成された第1縦方向配線部を有する第1の配線と、 上記N層目の層間絶縁膜を貫通するように上記信号接続用部材と共通の工程で形成された第2縦方向配線部を有する第2の配線とを備え、 上記第1縦方向配線部と上記第2縦方向配線部とは、上記N層目の層間絶縁膜の一部を挟んで横方向に相対向して、上記容量素子の少なくとも一部を構成している,半導体装置。
IPC (3件)：
H01L21/822 ,  H01L21/768 ,  H01L27/04
FI (2件)：
H01L27/04 C ,  H01L21/90 A
Fターム (33件)：
5F033HH08 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM20 ,  5F033MM21 ,  5F033MM23 ,  5F033MM28 ,  5F033NN33 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033TT08 ,  5F033VV10 ,  5F033XX00 ,  5F038AC05 ,  5F038AC17 ,  5F038EZ14 ,  5F038EZ20
引用特許：
出願人引用 (1件)
  • 集積回路装置
    公報種別：公開公報   出願番号：特願平11-078668   出願人：株式会社東芝
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM