特許
J-GLOBAL ID：200903057127134780

スタティック型半導体記憶装置

発明者：
赤井 清恭

赤井 清恭 について

, 
小久保 信幸

小久保 信幸 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-223944
公開番号（公開出願番号）：特開2002-042476
出願日： 2000年07月25日
公開日（公表日）： 2002年02月08日
要約：
【要約】【課題】 書込みマージンを取ることができるスタティック型半導体記憶装置を提供する。【解決手段】 スタティック型半導体記憶装置は、電圧供給回路72を備える。内部電源線6はメモリセルに接続されている。電源ノード722には外部電源線5が接続されており外部電源電圧が供給される。電圧供給回路72は、データの書込み時、Hレベルの内部書込信号WEiが入力され、NチャネルMOSトランジスタ721によって電圧VCC-VTHがメモリセルへ供給される。また、電圧供給回路72は、データの読出し時、Lレベルの内部書込信号WEiが入力され、PチャネルMOSトランジスタ720によって電圧VCCがメモリセルへ供給される。
請求項（抜粋）：
第1のスタティックノイズマージンを有する第1のインバータ特性または前記第1のスタティックノイズマージンよりも大きい第2のスタティックノイズマージンを有する第2のインバータ特性に従って駆動される複数のメモリセルと、前記複数のメモリセルの各々にデータを書込むとき、前記第1のインバータ特性に従って前記複数のメモリセルの各々を駆動させ、前記複数のメモリセルの各々からデータを読出すとき、前記第2のインバータ特性に従って前記複数のメモリセルの各々を駆動させる駆動回路とを備え、前記複数のメモリセルの各々は、第1の導電型の第1の駆動用トランジスタおよび第2の導電型の第1の負荷用トランジスタからなる第1のインバータならびに第1の導電型の第2の駆動用トランジスタおよび第2の導電型の第2の負荷用トランジスタからなる第2のインバータを有するフリップフロップ回路と、前記第1のインバータの出力ノードに接続される第1の導電型の第1のアクセストランジスタと、前記第2のインバータの出力ノードに接続される第1の導電型の第2のアクセストランジスタとを含む、スタティック型半導体記憶装置。
FI (2件)：
G11C 11/34 335 A ,  G11C 11/34 341 A
Fターム (5件)：
5B015HH03 ,  5B015JJ12 ,  5B015KA13 ,  5B015KB64 ,  5B015KB74
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM