特許
J-GLOBAL ID：200903057968839257
メモリ制御装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
平木 道人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-041706
公開番号（公開出願番号）：特開平6-237348
出願日： 1993年02月08日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】 複数の機能毎に異なるしきい値を設定してメモリの有効利用を図る。【構成】 メモリ残量検出部8で検出されたメモリ残量は、しきい値記憶部10のしきい値と比較される。しきい値記憶部10には、ジョブの種類に応じて複数段階のしきい値が設定されている。例えば、優先度の高いジョブには、少ないメモリ残量に対応するしきい値を割当てる。複数のしきい値とメモリ残量との比較結果はジョブ実行制御部11に入力される。ジョブ実行判別部12では、複数のジョブについて、実行中か否かの判別がなされる。ジョブ実行制御部11は、各しきい値よりメモリ残量が低下したときに、それぞれのしきい値に対応するジョブが実行中ならばジョブ中断信号を出力し、実行中でなければ禁止フラグ設定部13の該当フラグを立てる。
請求項（抜粋）：
情報蓄積メモリを使用する複数のジョブを実行することができる画像処理装置のメモリ制御装置において、前記メモリのメモリ残量を検出するメモリ残量検出手段と、ジョブの実行を規制するためのしきい値を、複数のジョブに対応して個々に設定したしきい値記憶手段と、前記各しきい値よりも前記メモリのメモリ残量が少ない場合に、各しきい値に対応するジョブの実行を規制するように構成したことを特徴とするメモリ制御装置。
IPC (4件)：
H04N 1/21
, G06F 12/00 501
, H04N 1/00 106
, G06F 12/02 510
