特許
J-GLOBAL ID：200903057992896016
半導体装置の製造方法および半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-287385
公開番号（公開出願番号）：特開2002-100716
出願日： 2000年09月21日
公開日（公表日）： 2002年04月05日
要約：
【要約】【課題】パワー素子用多ピンパッケージの内部接続の簡略化された構成および製造方法を提供する。【解決手段】主電極とこの主電極より面積が小さい副電極を有する半導体チップを、接続材を介してリードフレームのダイパッドに搭載し、半導体チップの主電極及び副電極とリードフレームの対応する外部リードとの間に、それぞれの内部リードがタイバーにより接続された内部リードフレームを接続材を介して搭載し、接続材を加熱して半導体チップとダイパッドとの間、内部リードと半導体チップ及び外部リードとの間を導電的に同時に固着し、その後タイバーをカットして、内部リードフレームを各内部リードに分離する。
請求項（抜粋）：
主電極とこの主電極より面積が小さい副電極を上面に有する半導体チップを、接続材を介して外部リードフレームのダイパッドに搭載する工程と、前記半導体チップの主電極及び副電極と前記外部リードフレームの対応する外部リードの接続用パッドとの間をそれぞれ接続する内部リードがタイバーにより接続された内部リードフレームを、所定の位置に接続材を介して搭載する工程と、前記接続材を加熱して、前記半導体チップと前記ダイパッドとの間、前記内部リードと前記半導体チップの電極及び前記外部リードの接続パッドとの間を同時に導電的に固着する工程と、前記タイバーをカットして、前記内部リードフレームを各内部リードに分離する工程と、を有することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
