特許
J-GLOBAL ID:200903058324277351

試験仕様生成装置及び試験システム及び試験仕様生成方法及びプログラム

発明者:
出願人/特許権者:
代理人 (1件): 溝井 章司
公報種別:公開公報
出願番号(国際出願番号):特願2007-047879
公開番号(公開出願番号):特開2008-210275
出願日: 2007年02月27日
公開日(公表日): 2008年09月11日
要約:
【課題】試験対象システムの動作を試験する試験仕様の生成を容易にするとともに、試験漏れを少なくして、試験の信頼性を向上する。【解決手段】状態遷移記憶部111が記憶した状態遷移情報に基づいて、正常イベント列生成部112が正常イベント列を生成する。撹乱パターン記憶部122が記憶した撹乱パターンに基づいて、イベント列撹乱部130が正常イベント列を撹乱して、撹乱イベント列を生成する。イベント列撹乱部130が撹乱した撹乱イベント列を含む試験仕様を、試験仕様出力部190が出力する。【選択図】図3
請求項(抜粋):
入力したイベントにしたがって動作する試験対象システムが所期の動作をするか否かを試験するため、上記試験対象システムに入力する一連のイベントを表わすイベント列を含む試験仕様を生成する試験仕様生成装置において、 情報を処理する処理装置と、イベント列撹乱部と、試験仕様出力部とを有し、 上記イベント列撹乱部は、上記処理装置を用いて、イベント列を入力し、入力したイベント列を撹乱して、撹乱イベント列とし、 上記試験仕様出力部は、上記処理装置を用いて、上記イベント列撹乱部が撹乱した撹乱イベント列をイベント列として含む試験仕様を出力する ことを特徴とする試験仕様生成装置。
IPC (2件):
G06F 11/22 ,  G06F 11/28
FI (3件):
G06F11/22 310B ,  G06F11/28 340A ,  G06F11/22 310R
Fターム (5件):
5B042HH17 ,  5B042HH19 ,  5B048DD05 ,  5B048DD08 ,  5B048FF03
引用特許:
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る